搜索资源列表

  1. cpu

    0下载:
  2. verilog编写的简单的CPU,用于参考,已经过仿真-verilog prepared by a simple CPU, for reference, has been simulation
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-06
    • 文件大小:4096
    • 提供者:于水洋
  1. CPU

    0下载:
  2. verilog 实现的CPU,用Modelsim SE 6.2b 创建的工程,包含测试文件。- CPU of verilog implementation
  3. 所属分类:其他小程序

    • 发布日期:2024-05-06
    • 文件大小:72704
    • 提供者:DHC
  1. cpu

    0下载:
  2. 用全加器设计8位运算器逻辑电路图 2、根据逻辑电路用 VHDL编程实现 3、调试编译通过后,仿真 -this file can help you learn the design of cpu
  3. 所属分类:matlab例程

    • 发布日期:2024-05-06
    • 文件大小:247808
    • 提供者:linxiaoxuan
  1. CPU

    0下载:
  2. verilog编写CPU: 1. 哈佛存储器结构,大端格式; 2. 类MIPS精简指令集,支持子程序调用和软中断; 3. 实现了乘除法; 4. 五级流水线,工作频率可达80MHz(每个时钟周期一条指令,不计流水线冲突)。 -MIPS like CPU using verilog
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-06
    • 文件大小:17408
    • 提供者:yk
  1. cpu

    0下载:
  2. delphi通过动态链接库获取cpu序列号。-delphi dynamic link library for cpu serial number.
  3. 所属分类:Dephi控件源码

    • 发布日期:2024-05-06
    • 文件大小:433152
    • 提供者:why
  1. cpu

    0下载:
  2. 代码查看cpu利用率,c++实现,希望对大家有用-please look it yourself,i konw a little english
  3. 所属分类:系统编程

    • 发布日期:2024-05-06
    • 文件大小:1927168
    • 提供者:白朔
  1. Cpu

    0下载:
  2. vb实现的获取本机cpu的各项信息,有菜单显示-vb to achieve access to the information on this machine cpu, there are menu display
  3. 所属分类:系统编程

    • 发布日期:2024-05-06
    • 文件大小:8192
    • 提供者:5381234
  1. cpu

    0下载:
  2. 动态的改变windows任务管理器的cpu的占用率,算法是改变cpu工作和sleep的时间比例-Dynamic changes in windows task manager cpu occupancy rate, the algorithm is to change the cpu time for the proportion of work and sleep
  3. 所属分类:系统编程

    • 发布日期:2024-05-06
    • 文件大小:1024
    • 提供者:聪林
  1. CPU

    0下载:
  2. 用VHDL编的简易16位和8位CPU,可完成加减乘法移位等功能,拥有源码和设计文档,资料齐全-Compiled with VHDL simple 16-bit and 8-bit CPU, to be completed by addition and subtraction multiplication shift functions, with source code and design documents, data and c
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-06
    • 文件大小:1489920
    • 提供者:雄鹰
  1. cpu

    0下载:
  2. 基于十二条简单汇编指令构成的一个cpu 采用vhdl语言编写 内附源代码 工具sylinx-Based on 12 simple assembly instructions consisting of a cpu using vhdl language source code tool sylinx included
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2024-05-06
    • 文件大小:695296
    • 提供者:张伟
  1. cpu

    0下载:
  2. 设计以及基本的CPU,至少包括四个基本单元,控制单元,内部寄存器,ALU和指令集-The purpose of this project is to design a simple CPU (Central Processing Unit). This CPU has basic instruction set, and we will utilize its instruction set to generate a very sim
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-06
    • 文件大小:2196480
    • 提供者:mollyma
  1. cpu

    0下载:
  2. cpu卡操作底层源程序,基于PIC16F914单片机,汇编编写-cup card procedures, compilation
  3. 所属分类:系统编程

    • 发布日期:2024-05-06
    • 文件大小:7168
    • 提供者:刘博
  1. CPU

    0下载:
  2. 八位简单risc cpu 设计的源代码,VHDL语言写的-8 Simple risc cpu design source code, VHDL language written
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-06
    • 文件大小:215040
    • 提供者:yishi
  1. CPU

    0下载:
  2. 利用VHDL语言 开发设计一个小型CPU -Development and design using VHDL, a small CPU
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2024-05-06
    • 文件大小:201728
    • 提供者:隐士
  1. CPU

    0下载:
  2. 32位5级流水线CPU设计指令系统、指令格式、寻址方式、寄存器结构、数据表示方式、存储器系统、运算器、控制器和流水线结构等-32bit pipeline CPU
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-06
    • 文件大小:187392
    • 提供者:znl
  1. CPU

    0下载:
  2. 包含CPU每部分器件的编写,通过改写RAM内容,可实现CPU简单运算的仿真-Some devices include the preparation of each CPU, RAM by rewriting the content, enabling easy operation simulation CPU
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-06
    • 文件大小:2151424
    • 提供者:Sophie
  1. CPU

    0下载:
  2. Cpu with 8 bits in VHDL verilog Code
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-06
    • 文件大小:2048
    • 提供者:guilherme
  1. CPU

    0下载:
  2. amd和intel cpu的各种型号及具体参数列表
  3. 所属分类:其他小程序

    • 发布日期:2024-05-06
    • 文件大小:46080
    • 提供者:fuqm
  1. cpu

    0下载:
  2. 包括1) 时钟发生器 2) 指令寄存器 3) 累加器 4) RISC CPU算术逻辑运算单元 5) 数据控制器 6) 状态控制器 7) 程序计数器 8) 地址多路器 -1) clock generator 2) instruction register 3) accumulator 4) RISC CPU arithmetic logical unit 5) of the data cont
  3. 所属分类:其他小程序

    • 发布日期:2024-05-06
    • 文件大小:440320
    • 提供者:liuying
  1. cpu

    0下载:
  2. 16位的CPU的VHDL程序~~还有附加的生成波形,可以应用于课程设计中-16-bit CPU, VHDL ~ ~ There are additional procedures for generating waveforms, can be applied to curriculum design
  3. 所属分类:VHDL编程

    • 发布日期:2024-05-06
    • 文件大小:1053696
    • 提供者:liuying
« 1 2 3 4 5 6 78 9 10 11 12 ... 50 »

源码中国 www.ymcn.org