搜索资源列表
multiprocessor
- verilog语言编写的多处理器的程序代码，用QII直接打开即可-Verilog language, multi-processor code, using qii can directly open
high-wide
- 这是MSP430F449单片机测试外部信号的高电平持续时间的源代码-This is a single-chip processor MSP430F449 external signal high duration of the source code
Single-processor
- 操作系统单处理器系统进程调度模拟实验，采用时间片轮转调度算法，首先确定进程控制块内容，组织方式-Single-processor system operating system process scheduling simulation experiments, the use of time slice rotation scheduling algorithm, first determine the process control
RISC_Core
- 这是用VerilogHDL描述的一个8位精简指令集处理器，包含完整代码，各种文档，以及测试环境。-This is described in VerilogHDL with an 8-bit RISC processor, including the integrity of the code, a variety of documents, as well as the test environment.
SSD1921_0.11
- SSD1921 图形处理器 datasheet-SSD1921 graphic processor datasheet
Altera
- 利用Nios Ⅱ软核处理器，以Altera公司的UP3开发板为硬件平台，以Quartus II、Quartus ID为软件开发平台，设计一个电子钟，实现下列系统功能： （1）在液晶屏上显示时间、日期、状态提示； （2）利用4个按键对时间（时分秒）、日期（年月日）进行设置； （3）利用一个LED灯指示当前设置状态；-The use of soft-core processor, Nios Ⅱ to Altera s UP3
spi_interface
- 介绍了如何用vhdl语言实现处理器的spi接口-Describes how to use VHDL language processor spi interface
verilog_risc
- RISC状态机由三个功能单元构成：处理器、控制器和存储器。 RISC状态机经优化可实现高效的流水线操作。 RISC 中的数据线为16位。 在数据存储器中的0到15的位置放置16个随机数，求16个数的和，放在数据存储器的16、17的位置，高位在前 对这16个数进行排序，从大到小放置在18到33的位置 求出前16个数的平均数，放在34的位置 基本指令有NOP, ADD, SUB, AND, RD, WR, BR
dlx_verilog
- 这是我个人写的DLX处理器流水线的Verilog代码，在ModelSim中仿真通过，并且在ISE中能综合！即可以下载到FPGA中运行指令，指令可以根据需要定义，也可和相应的编译器配合使用，这里给学习流水线和Verilog的朋友共享。-This is my personal wrote DLX pipeline processor Verilog code, adopted in the ModelSim simulation and c
ARM_and_Verilog
- arm处理器的vhdl源代码编写，可以参考-arm processor VHDL source code to prepare, can refer to
ce3100-datasheet
- 机顶盒 set top box 设计参考。intel media processor CE 3100 .功能非常强大！-STB set top box reference design. intel media processor CE 3100. very powerful!
PWM
- 使用VERILOG 语言产生PWM波。只需要使用处理器或内核直接配置相应的寄存器就可以输出PWM波。-VERILOG language use PWM wave generated. Only need to use the processor or core directly corresponding configuration register can output PWM wave.
PP_V2.5
- s3c6400 post processor decoder
SYNTHPIC.ZIP
- The Synthetic PIC Verion 1.1 This a VHDL synthesizable model of a simple PIC 16C5x microcontroller. It is not, and is not intended as, a high fidelity circuit simulation. This package includes the follow
13594
- Separator Print Processor Sample
FPGA_FFT
- 基于FPGA的高速FFT处理器的设计与实现-FPGA-based high-speed FFT Processor Design and Implementation
code
- 一个8位微处理器的VHDL代码以及testbench-8-bit processor VHDL
fpgafft
- :文章针对目前数字信号处理中大量采用的快速傅立叶变换[FFT] 算法采用软件编程来处理的应用现状,在对FFT 算法进行 分析的基础上,给出了用FPGA[Field Programmable Gate Array] 实现的8 点32 位FFT 处理器方案,并得到了系统的仿真结果。 最后在Altera 公司FLEX10K系列FPGA 芯片上成功地实现了综合。-Based on the analysis of the FFT algo
68K_ebiu
- It contains a vhdl descr iption of the external bus interface unit for 68000 processor. currently only read and write cycle are supported
EP9315
- 200-MHz ARM920T Processor • 16-kbyte Instruction Cache • 16-kbyte Data Cache • Linux® , Microsoft® Windows® CE-enabled MMU • 100-MHz System Bus • MaverickCrunch™ Math Engi