搜索资源列表
DDS_VHDL
- 基于FPGA的直接数字频率合成器（DDS）设计 （源程序）-FPGA-based direct digital synthesizer (DDS) design (source code)
kav7key090507
- 以把直接数字频率合成（DDS）看成这样一种技术，它能用数字值形式的信号控制正弦波的频率。最简单的DDS电路包括一个二进制计数器，一个以等间隔正弦波值进行全波编程的ROM，以及一个数模转换器，用于将存储的正弦波值转换为电压。计数器的时钟频率决定了正弦波的频率，但这种结构并不灵活。 -To the Direct Digital Synthesis (DDS) as such a technology, it can use the di
DDSckkc
- 以把直接数字频率合成（DDS）看成这样一种技术，它能用数字值形式的信号控制正弦波的频率。最简单的DDS电路包括一个二进制计数器，一个以等间隔正弦波值进行全波编程的ROM，以及一个数模转换器，用于将存储的正弦波值转换为电压。计数器的时钟频率决定了正弦波的频率，但这 -To the Direct Digital Synthesis (DDS) as such a technology, it can use the digital va
ddssdfd
- 以把直接数字频率合成（DDS）看成这样一种技术，它能用数字值形式的信号控制正弦波的频率。最简单的DDS电路包括一个二进制计数器，一个以等间隔正弦波值进行全波编程的ROM，以及一个数模转换器，用于将存储的正弦波值转换为但这种结构并不灵活。 -To the Direct Digital Synthesis (DDS) as such a technology, it can use the digital value of the fo
DDS
- 基于EPM7128的数字合成信号发生器（DDS）设计。通过对EPM7128编程，组合出地址累加器、数据锁存器、256*8位ROM空间。外接DA可实现正弦波输出功能-EPM7128-based signal generator for digital synthesis (DDS) design. EPM7128 through programming, the combination of address accumulator, da
dds_001
- 基于Matlab和AccelDSP开发工具设计的一个数字频率综合器实例（DDS）。可以参考学习如何使用AccelDSP。-AccelDSP development tools based on Matlab and the design of an instance of a digital frequency synthesizer (DDS). Can refer to learn how to use AccelDSP.
dds
- 基于FPGA的直接数字频率合成器（DDS）的设计-FPGA-based direct digital frequency synthesizer (DDS) design of
83390078DDS
- DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器（LPF）。频率累加器对输入信号进行累加运算，产生频率控制数据X（frequency data或相位步进量）。相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的2进制码进行累加运算，是典型的反馈电路，产生累加结果Y。幅度/相位转换电路实质上是一个波形寄存器，以供查表使用。读
dds
- 块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据dds频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。 -In the pr
DDS
- 简易的直接式数字频率计（DDS） 32位加法器，32位寄存器，sin_rom表-Simple direct digital frequency meter (DDS) 32-bit adder, 32-bit registers, sin_rom Table
transmitter_model_final
- 在BFSK发射机的基本部分是序言和数据输入电路。序言序列定位在每122位的数据包前一共有128位的数据包。序言的主要目的是协助接待，同时提供同步和数据包位。 数据输入电路主要由来自存储元件和卷积编码器与R = 1 / 2。因此，输入位必须被储存在一个临时内存，并在61位的存储区块分区。然后，卷积编码器，并增加了一倍位在邮件的末尾2位更多线索。阿多路可确保正确的序列，编码的比特之间的序言和选择，是传播到下一个阶段。 在下一
AD985
- AD9850单片机使用程序，AD9850是AD公司生产的最高时钟为125 MHz、采用先进的CMOS技术的直接频率合成器，主要由可编程DDS系统、高性能模数变换器（DAC）和高速比较器3部分构成，能实现全数字编程控制的频率合成。 -include <reg52.h> #define uchar unsigned char #define uint unsigned int long uint Frequ
dds_vhdl
- 直接数字综合器DDS的设计（VHDL语言）-design of DDS(language of VHDL)
DDS_Verilogcode
- 这是一个数字频率综合器（DDS）的Verilog实现源码，采用Quatoues软件综合和仿真-That this is a digital frequency synthesizer (DDS) of the Verilog implementation source code, synthesis and simulation software with Quatoues
AD9954
- 设计背景:近年来现场可编程门阵列( FPGA) 技术得到了迅速的发展和广泛的应用, 其资源容量、工作频率以及集成度都得到了极大的提高, 使得利用FPGA 实现某些专用数字集成电路得到了大家的关注, 而基于FPGA 实现的直接数字频率合成器即DDS（Direct Digital Synthesizer）则更具其优点, 有着灵活的接口和控制方式、较短的转换时间、较宽的带宽、以及相位连续变化和频率分辨率较高等优点, 其也为设计者在此基础之上实
DDS-program
- DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据 dds 频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。-The chi
AD9850-modulation-Data
- AD9850/AD9851模块是采用ADI应用最广泛的DDS（AD9850和AD9851）制作的模块。ADI的性能就不用多说了。模块主要参考AD9850和AD9851的资料做的。 主要功能特点： * 模块能够输出正弦波和方波，2个正弦波和2个方波输出。 AD9850： 0-40MHz AD9851： 0-70MHz 频率在20-30MHz后谐波越来越大，波形会越来越不干净。 方波： 0-1MHz * 采
DDS
- 基于fpga的DDS详细设计方案 verilog语言 正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。-Direct Digital Synthesizer base on fpga use verilog Sine calculator to calculate the value of the d
DDS
- 基于STM32的信号发生器（定时器控制），频率 占空比 峰峰值可调，输出最大频率30k -STM32-based signal generator (timer control), the frequency duty cycle peak and peak adjustable, the maximum output frequency of 30k