搜索资源列表
shuzipiaobiao
- 数字跑表的60，100模计数器，2个模60，一个模100组成功能模块-mod60，mod100，count，EDA
paobiao
- VHDL实现跑表功能 实现跑表功能-realize time watch
code
- 这是一个数字跑表的代码，用FPGA实现的，对大家或许有用-This is a digital stopwatch in the code, FPGA implementation, perhaps all of us
99table
- 单片机，99秒跑表，带按键功能，数码管静态显示-SCM, 99 seconds stopwatch, with key functions
DigitalClock
- 该数字钟，采用VHDL语言编写，具有即时，跑表，调时，调分，闹铃等功能，另外还可以增加一些功能，例如正点报时等-The digital clock, using VHDL language, with real-time, PaoBiao, adjustable, adjustable, alarm functions, also can add some functions, such as punctual
stop_watch
- 实现跑表功能精确度为0.01秒。（使用ACEX1K系列EP1K30TC144-3芯片）-Stopwatch function to achieve an accuracy of 0.01 seconds. (Using ACEX1K series EP1K30TC144-3 chip)
paobiao
- verilog代码，跑表计数器程序， 希望能帮到感兴趣的人~-verilog code run led
menu_test
- 实现无线龙CC2430开发板上液晶显示英文菜单中的如下内容 1、无线测试 2、跑表 3、串口调试 4、时钟模式 5、随机数 6、AES 7、DMA 8、电源模式 9、对比度设置 10、系统传感器-Long CC2430 wireless LCD development board as the content of the English menu 1, the wireless test 2,
51-clock
- 数码管前三位显示一个跑表，从000到999之间以1 秒速度运行，三个独立键盘实现按下第一个时计时停止，按下第二个时计时开始，按下第三个是计数值清零从头开始。-The top three shows a digital stopwatch, from 000 to 999 seconds, running at 1 , to achieve three separate keyboard, when pressed the first t
paobiao
- 该程序是用verilog语言实现的数字跑表功能，其中分为计数模块与数码管显示模块。-The program is verilog language digital stopwatch function, which is divided into counting module with digital display module.
digital_clock
- 用Verilog HDL 设计一个多功能数字钟，包含以下主要功能： （1） 计时，时间以24小时制显示。 （2） 校时， （3） 跑表：启动、停止、暂停 -Verilog HDL design with a multi-functional digital clock, includes the following main functions: (1) time, time to 24-hour display. (2
paobiao
- 51单片机跑表记忆存储及万年历的电路图及C程序-51 memory storage and microcontroller stopwatch circuit diagram and C program calendar
stopwatch
- 基于FPGA用VERILOG编写的一个跑表程序....可以实现四位计数跑表-FPGA-based preparation of a stopwatch with a VERILOG program .... can achieve four counts stopwatch ...
nixie-tube
- 数码管前三位显示一个跑表，从000到999之间以1 秒速度运行，当按下一个独立键盘时跑表停止，松开手后跑表继续运行。(用定时器设计表)-the function about nixie tube
digital-clock-
- 本代码采用verilog HDL语言编写。实现的是数字跑表计时功能-The code using verilog HDL language. Implementation is a digital stopwatch timer functions
ssfdfdsgsgj
- 数码管前三位显示一个跑表，从000到999之间以1 秒速度运行，当按下一个独立键盘时跑表停止，松开手后跑表继续运行。(用定时器设计表)。-Digital tube top three displays a PaoBiao, from 000 to 999 by 1 between running, when the SEC press an independent PaoBiao stop, loosen the keyboard w
51MCUclock
- 这是一个用单片机仿真的一个电子时钟程序，程序功能有自动计时，闹钟，12/24进制切换，整点报时，跑表，闹钟的时分秒均可调整-This is a simulation with an electronic clock microcontroller program, the program features an automatic timer, alarm clock, 12/24 hex switch, the whole point
shuzipaobiao
- 在ISE环境下用Verilog HDL写的一个简易的数字跑表，最大量程为60分钟，精确到毫秒级，有复位键和暂停键。-In the ISE environment, using Verilog HDL to write a simple digital stopwatch, the maximum range is 60 minutes, accurate to the millisecond, the reset button and
shuzipaobiao
- 一个关于数字跑表的小程序代码，verilog实现，并通过仿真。-A digital stopwatch on a small code, verilog implementation, and simulation.
paobiao_gongyang
- 用verilog语言写的电子跑表，在共阳数码管上显示，八位的，初学EDA，感觉verilog语言好入门，我的QQ：942954258，欢迎与你共赢21世纪-Verilog language used to write electronic stopwatch, were positive in the digital display, eight, and novice EDA, started feeling good verilog