搜索资源列表
DDR_interface
- 高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打开子目录【Project】中的DataPath.qpf工程，设计顶层模块 7. 编译并查看编译结果 -High-speed DDR memory interface design data. 1. Copyed into
DDRSDRAM
- DDR SDRAM的veilog hdl程序，经过验证 效果不错-DDR SDRAM' s veilog hdl procedures, good results verified
TM4600-4100-AS1690_Sch_zl2(DDR)_3
- Quanta ZL2 motherboard schematic
DDR_SDRAM
- DDR RAM控制器的VHDL源码, 实现平台是Lattice FPGA-DDR RAM controller VHDL source code, the realization of Lattice FPGA platform is
512Mb_ddr_Modules
- DDR and DDR DIMM Controller
03.EDK8.2
- 使用xilinx virtex4芯片，设计环境为EDK，其中包含uart,片外sram操作，flash操作，DDR SDRAM操作，MAC自发自收，audio，video等试验-Xilinx virtex4 use chip design environment for the EDK, which contains the uart, chip sram operation, flash operation, DDR SDRAM op
DDRSDRAM
- DDR SDRAM设计及调试经验总结.pdf
sdram32
- DDR SDRAM source verilog source codes
ddr2_device_operation_timing_diagram_may_07_1
- DDR2时序规范，DDR· DDR2时序规范，DDR·-DDR2 timing norms, DDR DDR2 timing norms, DDR
DDRctroll
- ddr 的fpga 控制器的实现 仿真正确-ddr controller fpga to achieve the correct simulation
SouceCode_0f_DDR_SDRAM_Controller_by_VHDL
- VHDL语言编写的DDR RAM控制器的源码。-VHDL language source controller DDR RAM.
ddr_verilog_xilinx
- xilinx的ddr sdram控制器文档-xilinx of ddr sdram controller documentation
ddr_sdram_controller_vhdl
- DDR SDRAM控制器的VHDL代码已经测试-DDR SDRAM controller VHDL code
nandboot
- mx27 bootloader nandboot cpu:i.mx27 nand:K9F2G08U0A ddr:HYB18M1G320BF-7[1][1].5
ddr
- 在TMS320DM6446 DSP环境下，对DDR2进行读写测试。-In the TMS320DM6446 DSP environment, reading and writing tests for DDR2.
ddr
- davinci下DDR实例程序，可以帮助初学者学习davinci系列DSp。-the text is for the davinci .
c_xapp260
- xilinx应用指南xapp260的中文翻译版本。利用 Xilinx FPGA 和存储器接口生成器简化存储器接口。本白皮书讨论各种存储器接口控制器设计所面临的挑战和 Xilinx 的解决方案，同时也说明如何使用 Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用（从低成本的 DDR SDRAM 应用到像 667 Mb/sDDR2 SDRAM 这样的更高性能接口）设计完整的存储器接口解决方案。-The use of Xilinx
c_xapp851
- 这是xilinx应用指南xapp851的中文版本。本应用指南描述了在 Virtex™ -5 器件中实现的 200 MHz DDR SDRAM （JEDEC DDR400 (PC3200) 标准）控制器。本设计实现使用 IDELAY 单元调整读数据时序。读数据时序校准和调整在此控制器中完成。-This is the xilinx application note xapp851 the Chinese version. Th
ddr_verilog_xilinx
- xilinx公司原版的DDR时序控制源码.-xilinx' s original source code of the DDR timing control.
rtl
- ddr controller in verilog-ddr controller in verilog...............