[VHDL编程] verilog-

说明：Verilog HDL设计方法详细教程，简单易懂，容易上手-Detailed tutorial Verilog HDL design, easy to understand, easy to use
<fans> 在 2025-10-19 上传 | 大小：502kb | 下载：0

[Windows编程] jinzhi_change

说明：实现了不同进制间的转换，可以方便的理解不同进制之间的转化关系-To achieve the conversion between the different band, you can easily understand the transformation of relations between the different binary
<琳儿> 在 2025-10-19 上传 | 大小：681kb | 下载：0

[数据结构常用算法] GridView

说明：数据表格类库，支持单元格合并，文本对齐方式，字体，字体颜色，表格线定制，单元格读写权控制，列排序，动态增删行列，支持通过剪贴板同其他软件间的数据进行交互，支持单元格图形显示。可根据开发者需要进行二次开发.-Form class library of data to support cell merging, text alignment, font, font color, form lines custom, the right to read and write control of the
<刘华> 在 2025-10-19 上传 | 大小：289kb | 下载：0

[其他嵌入式/单片机内容] 1KHZ

说明：AVR ATTINY 45, 64 MHz PLL + Sine table
<Daniel> 在 2025-10-19 上传 | 大小：14kb | 下载：0

[其他小程序] calulater

说明：写计算器时竟然写成了计时器。简单的计时器；没添加其他功能；-Write even when they wrote the timer calculator. Simple timer not add other functions
<chen> 在 2025-10-19 上传 | 大小：857kb | 下载：0

[界面编程] lab2-1

说明：风车，由外部大圆与内部3片风车叶组成，风车叶有3种颜色，风车不停逆时针旋转-Windmill, by external and internal circle composed of three leaves windmill, windmill leaves in 3 colors, counterclockwise rotation of the windmill kept
<saa> 在 2025-10-19 上传 | 大小：1kb | 下载：0

[图片显示浏览] CDlg-show-gif-picture

说明：在对话框显示gif动画影像，在对话框显示gif动画影像-failed to translate
<陈> 在 2025-10-19 上传 | 大小：2.23mb | 下载：0

[人工智能/神经网络/遗传算法] yiqunsuanfa

说明：经典蚁群算法源程序，可实现一般数值计算和控制算法-Classical ant colony algorithm source code, enabling the general algorithm for numerical calculation and control
<大勇> 在 2025-10-19 上传 | 大小：21kb | 下载：0

[VHDL编程] demo18_key_seg_verilog

说明：demo18 按键数码管实验 按下S3,S4,S5，S6按键后，数码管显示不同的数字-demo18 press the button digital control experiment S3, S4, S5, S6 button, digital display different figures
<cgb> 在 2025-10-19 上传 | 大小：162kb | 下载：0

[系统编程] registry-write-and-read

说明：注册表读写 注册表读写 -registry read and write
<陈> 在 2025-10-19 上传 | 大小：1.81mb | 下载：0

[matlab例程] welch

说明：经典功率谱估计welch例子，可以用于入门学习。-Welch classic example of the power spectrum estimation, can be used for getting started.
<dreamxiangfly> 在 2025-10-19 上传 | 大小：1kb | 下载：0

[VHDL编程] demo17-7seg4_verilog

说明：demo17 数码管显示实验 在数码管上显示0-7-demo17 experiment in digital display digital display 0-7
<cgb> 在 2025-10-19 上传 | 大小：182kb | 下载：0