[VHDL编程] shumaguandongtaixianshi

说明：FPGA数码管实验veilog代码实现，经过验证成功运行-FPGA digital control experiment veilog code, a proven successful operation
<乐发广> 在 2025-10-09 上传 | 大小：420kb | 下载：0

[VHDL编程] Introduction-to-SystemVerilog-Asynchronous_Modeli

说明：Introduction to SystemVerilog Asynchronous_Modeling
<Christoffer> 在 2025-10-09 上传 | 大小：420kb | 下载：0

[图形/文字识别] PR2010

说明：模式识别算法课件，PPT，算法精讲，算法实现-Pattern recognition algorithm courseware, PPT, algorithm succinctly
<Chinglish> 在 2025-10-09 上传 | 大小：420kb | 下载：0

[VHDL编程] LED

说明：利用VHDL语言编写的实用的多模式显示的流水灯，它工作的频率手工可选，显示模式手工可选也可以自动切换。-Using VHDL language and practical multi-mode display of water lights, it works hand-selectable frequencies, selectable display mode can be automatically switched manually.
<> 在 2025-10-09 上传 | 大小：420kb | 下载：0

[VHDL编程] debounce_2_Verilog

说明：用VerilogHDL编写的按键消抖程序 分频产生100Hz的按键采样时钟,采样时钟周期为10ms, 按键按下后,产生时间为10ms的低电平信号,即LED亮10m-*Project Name :debounce *Module Name :debounce *Target Device :Any Altera FPGA/CPLD Device *Clkin : 50MHz *Desisgner : zhaibin *Date : 2011-11-
<ZB> 在 2025-10-09 上传 | 大小：420kb | 下载：0

[android开发] calcma

说明：activity的使用哪个,学习如何去做-how to use activity，learn how to do
<troyjie> 在 2025-10-09 上传 | 大小：420kb | 下载：0

[数据结构常用算法] 2

说明：fft，最优二叉树和矩阵链乘的c++实现，并进行了对比，用来计算时间复杂度-sdfaf dsasd fafhq ae sdga badfgt g agaq s asgasga
<gyt> 在 2025-10-09 上传 | 大小：420kb | 下载：0

[matlab例程] SG_02_how-to-build-a-simulink-model

说明：如何建立simulink仿真模型，本文有非常详尽的说明，对于实物模型如何建立simulink仿真模型-SG_02_how to build a simulink model
<Wenwen Shen> 在 2025-10-09 上传 | 大小：420kb | 下载：0

[Linux/Unix编程] how-to-write-makefile

说明：linux下的makefile编写 非常好的文章-write makefile in unix, very good artical.
<liaoxin> 在 2025-10-09 上传 | 大小：420kb | 下载：0

[android开发] android-ThreadAndService

说明：android线程模型与service简介，讲的很深很透彻，对加深对android多线程的理解非常有帮助。-android threading model and service profile, talking about very deep and thorough, multi-threaded for better understanding on the android is very helpful.
<xudongsheng> 在 2025-10-09 上传 | 大小：420kb | 下载：0

[3D图形编程] vegademo

说明：使用VEGA场景控制的VC++源代码。场景为用creator建立的重力坝模型。-vega program demo
<王样强> 在 2025-10-09 上传 | 大小：420kb | 下载：0

[VHDL编程] chuankou

说明：用Verilog HDl语言实现CPLD与电脑的串口通讯-Use Verilog HDL to make it communicate
<fuxingyin> 在 2025-10-09 上传 | 大小：420kb | 下载：0