[VHDL编程] CPLDFPGA

说明：EDA工具应用丛书_CPLDFPGA的开发与应用
<ck8254> 在 2025-06-11 上传 | 大小：7.69mb | 下载：0

[VHDL编程] VerilogHDL

说明：适合于硬件描述语言的入门学习资料 强烈推荐适合于已经有一定的语言基础-Hardware descr iption language suitable for entry-learning materials has been strongly recommended for a certain language-based
<yate> 在 2025-06-11 上传 | 大小：208kb | 下载：0

[VHDL编程] cic_dec_8_five

说明：CIC抽取滤波器，抽取系数8,verilog版本，用于数字下变频-CIC decimation filter, extraction coefficient of 8, verilog version, for digital down-conversion
<王刚> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] cic_intp_64_four

说明：4阶CIC内插滤波器，内插系数64，Verilog版本，数字下变频-4-order interpolating CIC filter interpolation factor of 64, Verilog version of the digital down-conversion
<王刚> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] fir_dec3

说明：FIR抽取滤波器，抽取系数3，Verilog版本，数字下变频-FIR decimation filter, extraction coefficient of 3, Verilog version of the digital down-conversion
<王刚> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] 11orderFIR

说明：11阶FIR数字滤波器，Verilog版本，数字下变频，适合初学-11-order FIR digital filter, Verilog version of the digital down conversion, suitable for beginners
<王刚> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] pinlvji

说明：数字频率计的Verilog HDL语言实现，已经通过仿真-Digital frequency meter Verilog HDL language implementation has been through simulation
<吴吗> 在 2025-06-11 上传 | 大小：53kb | 下载：0

[VHDL编程] frequency_counter

说明：数字频率计的FPGA设计与仿真，VHDL版本，适合初学-Digital frequency meter for FPGA Design and Simulation, VHDL version, suitable for beginners
<王刚> 在 2025-06-11 上传 | 大小：96kb | 下载：0

[VHDL编程] v16forlcdfpgaconnection.tar

说明：its a source code and the entire project package for connecting to fpga
<saikiranoruganti> 在 2025-06-11 上传 | 大小：6.94mb | 下载：0

[VHDL编程] VHDLonfir

说明：FIR滤波器在VHDL中使用(顺序)PROCESS声明或者是加法器和乘法器的“组件 实例”来实现-FIR filter in VHDL use (in order) PROCESS statement or the adder and the multiplier " component instance" to achieve the
<wangYC> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] snag

说明：4人抢答器的VHDL源代码.当设计文件加载到目标器件后，按下核心板复位按键，表示开始抢答。然后，同时按下S1-S4，首先按下的键的键值被数码管显示出来，对应的LED灯被点亮。与此同时，其它按键失去抢答作用。-4 Responder of the VHDL source code
<王唐小菲> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] stopwatch

说明：数字秒表的VHDL代码。当设计文件加载到目标器件后，设计的数字秒表从00-00-00开始计秒。，直到按下停止按键（按键开关S2）。数码管停止计秒。按下开始按键（按键开关S1），数码管继续进行计秒。按下复位按键（核心板上复位键）秒表从00-00-00重新开始计秒。-The VHDL code for digital stopwatch. When the design document loaded into the target device, the designed digital stop
<王唐小菲> 在 2025-06-11 上传 | 大小：1kb | 下载：0