[VHDL编程] 数字钟

说明：veriloge hdl 编写的一个数字钟 实现调时，调分，调秒，数码管显示时钟的功能
<sueyue2011> 在 2011-07-26 上传 | 大小：792.69kb | 下载：0

[VHDL编程] AlteraSDR-SDRAM

说明：Altera 官方提供的SDRAM控制器,verilog的-SDRAM controller provided by Altera in Verilog HDL
<machenghai> 在 2025-06-10 上传 | 大小：792kb | 下载：0

[VHDL编程] decoder

说明：译码器,实现了3——8译码的功能，并且也能做一些改进-decoder
<cs> 在 2025-06-10 上传 | 大小：792kb | 下载：0

[VHDL编程] DDS

说明：这是一个dds产生方波、三角波、正弦波的代码。请用Quartus II打开-This is a dds produce square wave, triangle wave, sine wave code. Please open the Quartus II
<kydchen> 在 2025-06-10 上传 | 大小：791kb | 下载：0

[VHDL编程] digital_clock

说明：可以调节时钟，分钟，秒钟信号的一个数字钟。比带有复位信号-You can adjust the clock, minutes, seconds, a digital clock signal. Compared with the reset signal
<岁月> 在 2025-06-10 上传 | 大小：793kb | 下载：0

[VHDL编程] manual

说明：it explains the basic and imporant vhdl programs. it contains SPICE programs also.
<nishamani> 在 2025-06-10 上传 | 大小：791kb | 下载：0

[VHDL编程] Manchester_QuartusII

说明：完整的曼彻斯特编解码(采用锁相环技术）_QuartusII工程-A complete QuartusII project for Manchester coding and decoding with phase-locked loop technology
<john> 在 2025-06-10 上传 | 大小：791kb | 下载：0

[VHDL编程] clock

说明：自己用Verilog HDL编的一个时钟程序，可以自动计时，设置闹钟，倒计时等功能-a timer programed with Verilog
<胡林> 在 2025-06-10 上传 | 大小：791kb | 下载：0

[VHDL编程] TP1_ALU

说明：Unité arithmetique et logique Nexys 2 board
<ahmed> 在 2025-06-10 上传 | 大小：793kb | 下载：0

[VHDL编程] uartfifo

说明：同步异步传输协议的应用通过调试助手向FPGA发送数据，然后再读出来，-Application of synchronous and asynchronous transmission protocol to send data to the FPGA debugging assistant, and then read out
<路江海> 在 2025-06-10 上传 | 大小：792kb | 下载：0

[VHDL编程] lift

说明：这是我的短学期的课程设计，用VHDL实现两部三层电梯运行。两部电梯采用联动的运行方式，基本符合条件。并且添加了超载报警系统。希望能帮助到你们。-This is my short semester curriculum design, two three elevator operation using VHDL. Two elevators linkage operation mode, in line with the conditions. The design clear thinking
<cxl> 在 2025-06-10 上传 | 大小：792kb | 下载：0

[VHDL编程] 1.LED_ON

说明：Xilinx VHDL Led on Program
<forestgump> 在 2025-06-10 上传 | 大小：792kb | 下载：0