[VHDL编程] qiangdaqi4ren7.1

说明：四人抢答器的实现，主持人按键清除按键，按开始键，100秒倒计时答题时间-four Responder the realization host keys to remove the keys, according to begin key 100 seconds to answer in the countdown time
<jerry> 在 2025-07-28 上传 | 大小：785kb | 下载：0

[VHDL编程] Verilog_tutorial_NC

说明：对NC Verilog的基本介绍，详细的图解，非常适合初学者使用，一个word文档和一个pdf文档-NC Verilog on the basic introduction, detailed diagrams, very suitable for beginners to use, a word document and a pdf document
<ly> 在 2025-07-28 上传 | 大小：784kb | 下载：0

[VHDL编程] wishbone

说明：wishbone协议，IC设计必备 -wishbone agreement, IC design IC design must have the necessary
<诸葛龙> 在 2025-07-28 上传 | 大小：785kb | 下载：0

[VHDL编程] fine

说明：4选一多路选择器，计算机组成原理实验的一部分，可扩展为8选一。-Choose more than one way to select the computer form the principle part of an experiment, can be extended to 8 election.
<陈联合> 在 2025-07-28 上传 | 大小：784kb | 下载：0

[VHDL编程] RS-232CUART

说明：主要是利用FPGA进行串口的通信 其中利用到FPGA的开发软件QUARTUS -verilog NIOS UART
<李斌> 在 2025-07-28 上传 | 大小：785kb | 下载：0

[VHDL编程] ROBOT_CONTROL

说明：code for xilinx spartan fpga to make robot path control by detecting obstruction using ultrasonic sensor
<sat> 在 2025-07-28 上传 | 大小：784kb | 下载：0

[VHDL编程] A3P250_Prj

说明：完整的工程文件，基于actel公司的A3P250开发板，工程内包含bench文件，便于仿真-Complete engineering documents, based on actel s A3P250 development board, the project contains bench file for easy simulation
<惠言> 在 2025-07-28 上传 | 大小：786kb | 下载：1

[VHDL编程] LED

说明：basys2 流水灯 verilog语言编写-basys2 light water verilog
<刘铁峰> 在 2025-07-28 上传 | 大小：784kb | 下载：0

[VHDL编程] FSK

说明：FPGA实现FSK调制，带Modelsim仿真，实际系统测试通过，载波信号，信号频率等可调。-FPGA implementation FSK modulation with Modelsim simulation, the actual system test, the carrier signal, the signal frequency is adjustable.
<王佳兴> 在 2025-07-28 上传 | 大小：785kb | 下载：0

[VHDL编程] fifo_1

说明：本程序是基于Xilinx的FPGA简单代码编写，对fifo的ip核进行简单的配置，并通过仿真代码进行仿真观察fifo的特性，适用于FPGA初学者。-This procedure is based on Xilinx' s FPGA simple code written for the ip nuclear fifo simple configuration, and Simulation observed through simulation code fifo for FPGA beg
<李振宇> 在 2025-07-28 上传 | 大小：784kb | 下载：0

[VHDL编程] bcdflag

说明：verilog code bcd adder using flag register
<sreekanth> 在 2025-07-28 上传 | 大小：786kb | 下载：0

[VHDL编程] verilog

说明：VERILOG编程经验总结，对于初学者比较实用，有很多编程技巧及注意事项-VERILOG programming experience, for beginners more practical, there are many programming skills and precautions
<刘峰> 在 2025-07-28 上传 | 大小：786kb | 下载：0