资源列表

« 1 2 ... .00 .01 .02 .03 .04 1105.06 .07 .08 .09 .10 ... 4310 »

[VHDL编程vhdl-2008-just-the-new-stuff-systems-on-silicon-.

说明:vhdl language descr iptor is included
<sandeep> 在 2025-06-10 上传 | 大小:789kb | 下载:0

[VHDL编程NIOS200972416252332

说明:VHDL.CPLD,用于编写液晶显示屏的驱动程序,显示各种zifu-VHDL.CPLD, for the preparation of liquid crystal display driver, display a variety of zifu
<ybx> 在 2025-06-10 上传 | 大小:789kb | 下载:0

[VHDL编程6.1-12864

说明:fpga控制12864的驱动程序设计,以验证-fpga design of control driver 12864, to verify
<左会刚> 在 2025-06-10 上传 | 大小:789kb | 下载:0

[VHDL编程Verilog-max538

说明:verilog编写的max538程序模块-verilog for max538
<fu> 在 2025-06-10 上传 | 大小:789kb | 下载:0

[VHDL编程LCD12864

说明:用verlog写的lcd12864显示汉字程序,测试效果不错-Written by verlog lcd12864 display Chinese characters procedures, test well
<jqch> 在 2025-06-10 上传 | 大小:789kb | 下载:0

[VHDL编程Matlab-IIR

说明:数字滤波器是数字信号处理的重要环节,数字滤波器可分为IIR和FIR两大类。本文介绍了IIR和FIR的基本设计原理以及在MATLAB环境下如何利用直接程序设计法、SPTOOL设计法和FDATOOL设计法给出IIR和FIR数字滤波器的设计方法和操作步骤,并给出设计设计实例及运行结果,同时利用MATLAB环境下的仿真软件SIMULINK对所设计的滤波器进行模拟仿真,仿真结果表示设计参数设置合理。-The important aspect of the digital filter is a digit
<王策> 在 2025-06-10 上传 | 大小:790kb | 下载:0

[VHDL编程stopwatch-by-verilog-HDL

说明:一个基于FPGA用verilog HDL 编写的数字秒表已经LED灯的配合-LED lamp with a digital stopwatch has been prepared based on the FPGA using verilog HDL
<李博> 在 2025-06-10 上传 | 大小:789kb | 下载:0

[VHDL编程serial_adda

说明:实现串口,在ISE8.2运行,芯片为xinlix的virtex4-To achieve serial port, ISE8.2 running chip for xinlix the virtex4
<冯丽洋> 在 2025-06-10 上传 | 大小:789kb | 下载:0

[VHDL编程microwave

说明:微波炉的控制系统,数字逻辑电路实验大系统代码-Microwave oven control system, digital logic circuit experiment system code
<karen> 在 2025-06-10 上传 | 大小:790kb | 下载:0

[VHDL编程Quartus2-Verilog

说明:对quartus2软件讲解,并且基于quartus2的verilog相关的程序编写-Explanation of quartus2 software, and the quartus2 based Verilog related programming
<程鹏飞> 在 2025-06-10 上传 | 大小:789kb | 下载:0

[VHDL编程project_11_first_d1_HDMI

说明:本代码将TW2867第一通道输出解复用以后进行BT.656格式的解析,然后将奇偶场合并为一帧存入DDR2,读取的时候使用双线性插值算法,将原始的720 x576的分辨率放大到800x600,然后在HDMI口输出。-This code will TW2867 first channel output demultiplexing after parsing BT.656 format, then the parity occasions and as a fr a me stored in DDR
<张少伟> 在 2025-06-10 上传 | 大小:789kb | 下载:0

[VHDL编程32-bIT-RISC-DOC-a4

说明:it is 32 bit risc processor code in vhdl
<vikram> 在 2025-06-10 上传 | 大小:790kb | 下载:0
« 1 2 ... .00 .01 .02 .03 .04 1105.06 .07 .08 .09 .10 ... 4310 »

源码中国 www.ymcn.org