[VHDL编程] SystemC-From-the-Ground-Up

说明：学习编写systemC，掌握系统建模的方法-system C
<cuixx> 在 2025-06-10 上传 | 大小：4.95mb | 下载：0

[VHDL编程] Verilog-HDL-Synthesis

说明：学习如何使用Verilog HDL综合，进行时序分析-Verilog HDL Synthesis A Practical Primer
<cuixx> 在 2025-06-10 上传 | 大小：4.75mb | 下载：0

[VHDL编程] Writing-Testbenches

说明：如何写RTL的测试平台，仿真模型，进行系统验证。-Writing Testbenches-Functional Verification of HDL Models(2nd)
<cuixx> 在 2025-06-10 上传 | 大小：12.06mb | 下载：1

[VHDL编程] Advanced-Computer-Architecture

说明：讲述计算机体系结构和并行处理，学习收获会很大。-Advanced Computer Architecture and Parallel Processing
<cuixx> 在 2025-06-10 上传 | 大小：3.53mb | 下载：0

[VHDL编程] ALU

说明：verilog硬件仿真，实现32-bit RISC微处理器的算数逻辑单仿真元(ALU),实现加减运算、逻辑运算、移位运算。仿真级别为RTL级。-verilog hardware simulation, to achieve 32-bit RISC microprocessor arithmetic logic one simulation element (ALU), to achieve addition and subtraction operations, logic operations
<> 在 2025-06-10 上传 | 大小：3kb | 下载：0

[VHDL编程] pCApFDpD7pD6

说明：分频编码,移位寄存器编码, 分频编码,移位寄存器编码,-shift register
<陈贤> 在 2025-06-10 上传 | 大小：787kb | 下载：0

[VHDL编程] Sys-gen

说明：System Generator 多媒体处理算法实现。包含很多实例,是一个提高教程。-System Generator multimedia processing algorithms. Contains many examples, is an enhanced tutorial.
<hucy> 在 2025-06-10 上传 | 大小：1.74mb | 下载：0

[VHDL编程] dds32_1

说明：频率合成器实例模块设计。频率分辨率为32位DDS的VHDL程序-Frequency synthesizer module design example. 32-bit DDS frequency resolution of the VHDL program
<hucy> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] fpdpsk

说明：FSK/PSK信号调制器的VHDL程序，共分为分频器、m序列产生器、跳变检测、2:1数据选择器、正弦波信号产生器和DAC(数、模变换器)6部分-FSK/PSK signal modulator VHDL program is divided into divider, m sequence generator, transition detection, 2:1 data selector, the sine wave signal generator and DAC (number, mode
<hucy> 在 2025-06-10 上传 | 大小：2kb | 下载：0

[VHDL编程] DE2-SYSTEM

说明：FPGA DE2板开发源程序,FPGA与SOPC设计教程——DE2实践相配套的源代码-FPGA DE2 board development source, FPGA and SOPC design tutorials- DE2 practice of supporting source code
<xiuxiu> 在 2025-06-10 上传 | 大小：50.6mb | 下载：0

[VHDL编程] DE2_Video_SOPC_Builder_Demos

说明：FPGA与SOPC相结合，开成发视频播放的软ip核，可以直接使用-The combination of FPGA and SOPC, open into the hair soft ip video core, can be used directly
<xiuxiu> 在 2025-06-10 上传 | 大小：23.27mb | 下载：0

[VHDL编程] verilog

说明：用verilog语言进行状态机的时序与功能仿真-Verilog state machine language with timing and functional simulation
<何艺> 在 2025-06-10 上传 | 大小：518kb | 下载：0