[VHDL编程] Taximeter-VHDL

说明：使用硬件描述语言编写的一段出租车计价程序，对里程、计价、等待计价做出统计和显示-Written using a hardware descr iption language Taximeter procedures, mileage, pricing, waiting to make pricing and display statistics
<Jack> 在 2025-06-06 上传 | 大小：4kb | 下载：0

[VHDL编程] vhdl

说明：数字逻辑设计语言vhdl 经典简明教程 包括简介、入门教程、实例分析-Vhdl digital logic design language, including the classical simple tutorial introduction, Tutorial, Case Study
<hyf> 在 2025-06-06 上传 | 大小：2.83mb | 下载：0

[VHDL编程] PWM_extend

说明：本代码采用RTL级的硬件描述语言设计了一个多通道的PWM波形捕获、输出模块。主要用在无人机或是其它需要控制多个伺候电机的场合。开发环境为Xilinx公司的ISE12.0。-This code uses RTL-level hardware descr iption language designed a multi-channel PWM waveform capture, output module. Mainly used in the need to control multiple un
<陈松> 在 2025-06-06 上传 | 大小：5.2mb | 下载：0

[VHDL编程] temperature

说明：基于fpga的温度检测系统，使用ds18b20-Fpga-based temperature measurement system, the use of ds18b20
<huhongliang> 在 2025-06-06 上传 | 大小：2kb | 下载：0

[VHDL编程] TEST

说明：I2C总线的实现，一个基于计数器的加法器。其中使用三个寄存器来实现计数器的功能，再由两个半半加器实现全加器额功能。-realize the inter-integrated circuit bus
<小小> 在 2025-06-06 上传 | 大小：526kb | 下载：0

[VHDL编程] FPGA_can

说明：实现基于FPGA的控制MCP2515发送的程序，本人编写通过测试，希望提供帮助-FPGA-based control program sent MCP2515, I write to pass the test, hoping to help
<fang huameng> 在 2025-06-06 上传 | 大小：2.85mb | 下载：0

[VHDL编程] ISE_lab19

说明：俄罗斯方块VHDL实现，。该设计由下面模块组成：键盘输入模块，游戏控制模块，图像显示模块，文字显示模块，存储单元，复用单元和VGA 控制模块组成。其中图像显示模块和文字显示模块复用VGA 控制模块。游戏控制模块，图像显示模块和文字显示模块通过存储单元交换数据。-Tetris VHDL implementation. The design consists of the following modules: Keyboard input module, the game control modul
<雷旦> 在 2025-06-06 上传 | 大小：3.67mb | 下载：0

[VHDL编程] adc0809

说明：利用FPGA控制ADC0809采样电压，并通过数码管显示电压数值-ADC0809 FPGA control by sampling the voltage and the voltage value through the digital display
<雷旦> 在 2025-06-06 上传 | 大小：824kb | 下载：0

[VHDL编程] urat

说明：uart serial communication
<sajjad> 在 2025-06-06 上传 | 大小：458kb | 下载：0

[VHDL编程] vhdl-delay

说明：vhdl延时程序,源程序，已调试，可以用-VHDL delay program
<任贤齐> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] syn_fifo

说明：同步FIFO的源代码（单时钟），使用SystemVerilog语言实现-Synchronous (single clock) FIFO，using SystemVerilog
<张三> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] ram_sp_sr_sw

说明：同步读/写 RAM，使用systemverilog实现-Synchronous read write RAM, using systemverilog
<张三> 在 2025-06-06 上传 | 大小：1kb | 下载：0