[VHDL编程] pskdem_fixed

说明：psk解调的定点仿真模型。另外DEC2HEX.C负责将十进制的数据文件转换为十六进制的数据文件，因为MATLAB输出数据格式为十进制，而NC-VERILOG能够读取的数据格式为十六进制，所以需要转换。-psk demodulation of the fixed-point simulation models. In addition DEC2HEX.C responsible for the data file is converted to decimal hex data file, as
<杨芳> 在 2025-06-11 上传 | 大小：11kb | 下载：0

[VHDL编程] SystemVerilog_3.1a

说明：SystemVerilog_3a 语言详细手册-SystemVerilog_3a detailed manual language
<liu> 在 2025-06-11 上传 | 大小：2.88mb | 下载：0

[VHDL编程] websvn-filedetails

说明：SPI interface descr iption. REalise spi interface for VHDL code.
<Antoshka> 在 2025-06-11 上传 | 大小：61kb | 下载：0

[VHDL编程] spi_int

说明：realize spi interface vhdl code xilinx help ths help developers
<Antoshka> 在 2025-06-11 上传 | 大小：64kb | 下载：0

[VHDL编程] digital-design_seven_segment

说明：digitla design seven segment display
<Umut> 在 2025-06-11 上传 | 大小：218kb | 下载：0

[VHDL编程] verilog-hdl_135

说明：Verilog HDL 135例源码,Verilog开发指南实例-135 samples source code of Verilog HDL
<Sandy> 在 2025-06-11 上传 | 大小：193kb | 下载：0

[VHDL编程] mul

说明：8×8乘法器的veilog代码，分几个模块书写，代码都在里面-8 × 8 multiplier veilog code in several modules written in code inside
<yh> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] fenpin

说明：用VHDL语言实现2的n次幂分频程序，程序包含2，4，8，16分频-VHDL language with the power of 2 frequency procedure n
<白白> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo

说明：异步FIFO的VHDL程序，已经通过quartus编译和仿真。 -Asynchronous FIFO, VHDL program, has been compiled by quartus and simulation.
<白斌> 在 2025-06-11 上传 | 大小：20kb | 下载：0

[VHDL编程] chengxushejiyuyingjianshixian

说明：此文件包含了一系列关于Verilog VHDL环境下的程序设计与硬件实现。-This file contains a series of procedures under Verilog VHDL design and hardware implementation.
<Joanna999> 在 2025-06-11 上传 | 大小：642kb | 下载：0

[VHDL编程] DE2_LCM_TV

说明：该模块是应用于针对DE2平台设计的LCM模块TRDB_LCM。其功能是将TV视频解码器输出的数据直接送到LCM上显示。-This module is used in the design for the DE2 platform LCM module TRDB_LCM. Its function is to TV video decoder output data directly to the LCM display.
<林一> 在 2025-06-11 上传 | 大小：1.83mb | 下载：0

[VHDL编程] AD7982VHDL

说明：AD7982 的控制和读写程序 师姐用VHDL编的，编译无错误！-AD7982 and written procedures to control the line of duty with the VHDL code, the compiler error-free!
<冯丹> 在 2025-06-11 上传 | 大小：1kb | 下载：0