[VHDL编程] sdr

说明：全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构，详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法， 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析，确定了FPGA中的系统实现方案。在此基础上，本文采用Verilog HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计了同步解调系
<陈建文> 在 2025-06-08 上传 | 大小：1.54mb | 下载：2

[VHDL编程] QPSK_SIM

说明：实现QPSK的模拟-the simulation of qpsk
<会还剩> 在 2025-06-08 上传 | 大小：663kb | 下载：0

[VHDL编程] JYD_9325_28.JYD_G5059

说明：kolya zaycev winner
<Kolya> 在 2025-06-08 上传 | 大小：66kb | 下载：0

[VHDL编程] Graphic

说明：spartan3 VHDL VGA信号时序控制器-spartan3 VHDL VGA Timing Specification
<Joshua JIANG> 在 2025-06-08 上传 | 大小：82kb | 下载：0

[VHDL编程] Verilog-HDL-intra_prediction

说明：基于H.264的帧内预测中4×4块的9种预测方法的源程序-H.264 intra prediction based on 4 × 4 block prediction method of the source 9
<宁馨儿> 在 2025-06-08 上传 | 大小：22kb | 下载：0

[VHDL编程] 1602-clock

说明：用1602制作的电子时钟，具有掉电保持功能，显示祝贺词-failed to translate
<李金鹏> 在 2025-06-08 上传 | 大小：6kb | 下载：0

[VHDL编程] FIR_IP_lowpass

说明：8阶FIR_IP的VHDL代码以及QuartusII的顶层文件-FIR_IP the VHDL code of order 8 and the top-level file QuartusII
<李龙> 在 2025-06-08 上传 | 大小：6.87mb | 下载：0

[VHDL编程] EDA

说明：基于VHDL实现乒乓球游戏机的功能，以发光二极管模拟乒乓球及球网，可以选择球的速度-VHDL implementation based on the function of table tennis games, table tennis and with LED simulated the net, you can choose the speed of the ball
<jinlongli> 在 2025-06-08 上传 | 大小：925kb | 下载：0

[VHDL编程] 001

说明：vhdl 语言 用计数器实现分频 N分频器的设计-frequency counter vhdl language
<xiaojing> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] 002

说明：VHDL语言 用计数器实现分频 N频分频器-VHDL language divide by N counter frequency divider to achieve
<xiaojing> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] EDA

说明：VHDL语言 用计数器实现分频器 N分频器-VHDL language implementation with a counter N divider divider
<xiaojing> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] mydesign_DPLL

说明：实现了数字锁相环设计，可以用于信号的时钟提取供本地时钟使用-the design introduced a method to use DPLL,we can get the local clock from the signal
<123456> 在 2025-06-08 上传 | 大小：909kb | 下载：0