[VHDL编程] create_pulse

说明：使用 verilog hdl 创建指定频率的脉冲-create the fre with verilog hdl
<王强> 在 2025-07-27 上传 | 大小：542kb | 下载：0

[VHDL编程] uart-232

说明：基于ISE10.1设计的串口接收程序和用LED显示接收到得串口数据-The programs of serial port based on ISE10.1.
<张根华> 在 2025-07-27 上传 | 大小：842kb | 下载：0

[VHDL编程] adc

说明：设计ADC控制器，Verilog代码.利用有限状态机设计方法在FPGA上设计ADC0809的接口控制器，采样结果送到数码管显示出来。-ADC controller design, Verilog code using finite state machine design in the FPGA design ADC0809 interface controller, the sampling results to the digital display.
<钟雪美> 在 2025-07-27 上传 | 大小：3kb | 下载：0

[VHDL编程] DECL7S

说明：按开发板上4个键盘，然后再数码管上分别显示不同数据-By the development board four keyboards, and then show the different digital data on
<zhangbaohong> 在 2025-07-27 上传 | 大小：92kb | 下载：0

[VHDL编程] seg70

说明：默认是数码管动态显示01234567，但可以人性化的修改数据！-The default is the digital dynamic display 01234567, but can modify the data humane!
<zhangbaohong> 在 2025-07-27 上传 | 大小：135kb | 下载：0

[VHDL编程] sin

说明： 设计一个正弦信号发生器，用VHDL设计出同步寄存器、相位累加器等，正弦ROM查找表建议采用定制器件的方法完成，正弦ROM数据文件可以用C代码完成。-failed to translate
<朱恩培> 在 2025-07-27 上传 | 大小：86kb | 下载：0

[VHDL编程] fsm_exp

说明：运用VHDL设计1个含至少4个状态的有限状态机，类型为fsm_exp-failed to translate
<朱恩培> 在 2025-07-27 上传 | 大小：138kb | 下载：0

[VHDL编程] parallel-to-serial-conversion

说明：该模块实现的是并串转换功能，经过仿真验证没有问题-This module is designed to implement parallel to serial conversion
<郭丽龙> 在 2025-07-27 上传 | 大小：1kb | 下载：0

[VHDL编程] jibu

说明：计步器：实现对一个脉冲的计数，也就是一个计步器的功能。- step count set
<zlzueuec> 在 2025-07-27 上传 | 大小：752kb | 下载：0

[VHDL编程] CPLDCARLIGHTSCONTROL

说明：本课程设计根据计算机中状态机原理，采用CPLD技术设计了简易的汽车尾灯控制器。-This course is designed based on a computer, the state machine is designed cpld technology of the taillights controller.
<孙浩> 在 2025-07-27 上传 | 大小：6kb | 下载：0

[VHDL编程] FPGA-_RS232

说明：在完成了系统逻辑的设计和功能仿真后，我们要对所生成的VHDL文件进行综合，生成门级网表文件，-afew fwefwf 34rf4f
<wangchun> 在 2025-07-27 上传 | 大小：2.75mb | 下载：0

[VHDL编程] 61EDA_D691

说明：Mac的硬件描述实现,用FPGA完成MAC的控制。-Verilog for MAC descr iption
<一笑> 在 2025-07-27 上传 | 大小：125kb | 下载：0