[VHDL编程] microprocessor

说明：一个微处理器的Verilog代码，根据英文书籍《数字设计与架构》中的例子而写，能够运行MIPS指令，能正确执行跳转指令。通过modelsim仿真，含测试代码。-Verilog code for a microprocessor, according to the English book " Digital Design and Architecture" was written in the example, to run MIPS instructions to jump
<楚寒> 在 2025-07-18 上传 | 大小：204kb | 下载：0

[VHDL编程] the_common_module_in_EDA

说明：EDA实验中用到的常用模块程序，内容丰富，下载绝不后悔！-EDA experimental procedures used in common module, content rich, download no regret!
<lyh> 在 2025-07-18 上传 | 大小：204kb | 下载：0

[VHDL编程] LED8

说明：应用VHDL编写的基于FPGA的LED数码管操作程序-Applications written in VHDL FPGA-based procedures LED digital tube
<紫云> 在 2025-07-18 上传 | 大小：204kb | 下载：0

[VHDL编程] biaojue

说明：VHDL编写的七人表决器，有做课程设计的有福了-Written in VHDL seven voting machine, there are so blessed Oh curriculum design
<龙刚> 在 2025-07-18 上传 | 大小：204kb | 下载：0

[VHDL编程] yuanlitu

说明：红色飓风实验板原理图，包括SDRAM,FLSAH和SRAM。-Red hurricane experiment board schematics, including SDRAM, FLSAH and SRAM.
<仝步升> 在 2025-07-18 上传 | 大小：204kb | 下载：0

[VHDL编程] RedHurricane2Schematic

说明：altera红色飓风2电路的原理图，供各位参考-Red Hurricane 2 Schematic
<mahua> 在 2025-07-18 上传 | 大小：204kb | 下载：0

[VHDL编程] EDA4

说明：数字钟设计：实现动态数码管显示时分秒； 可以预置为12小时计时显示和24小时计时显示；一个调节键，用于调节目标数位数字。对调节的内容敏感，如调节分钟或秒时，保持按下时自动计数，否则以脉冲计数。 -Digital clock design: dynamic digital display, hour can be preset to 12-hour time display and 24-hour time display a regulatory key target for reg
<周旋> 在 2025-07-18 上传 | 大小：204kb | 下载：0

[VHDL编程] GPIO

说明：基于Verilog描述语言的通用GPIO设计与实现 并通过硬件仿真平台验证，保证可用-a descr iption of GPIO based on GPIO
<hhj> 在 2025-07-18 上传 | 大小：204kb | 下载：0

[VHDL编程] jiyuxianxfzmdymqyj

说明：基于VHDL的线性分组码编译码器设计-jiyuVHDLdexianxinfzm
<吴崇禧> 在 2025-07-18 上传 | 大小：204kb | 下载：0

[VHDL编程] 57379413SMS4_code

说明：关于SMS4密钥算法的详细的程序和方法，能够直接仿真使用-SMS4 key algorithm on the detailed procedures and methods used to direct simulation
<luogui> 在 2025-07-18 上传 | 大小：204kb | 下载：0

[VHDL编程] count

说明：1．用VHDL设计具有清除端、使能端，计数范围为0~999的计数器，输出为8421BCD码； 2．用VHDL设计十进制计数器（BCD_CNT）模块、七段显示译码器电路（BEC_LED）模块和分时总线切换电路（SCAN）模块。 3．用MAX+plusⅡ进行时序仿真。 -1. VHDL design with a clear end to end so that the count range of 0 to 999 in the counter, the output is 8421B
<小白> 在 2025-07-18 上传 | 大小：204kb | 下载：0

[VHDL编程] chaosFPGA

说明：chaos system in JPEG2000, Implemented by FPGA
<Choi> 在 2025-07-18 上传 | 大小：204kb | 下载：0