[VHDL编程] 自动售货机VHDL程序与仿真

说明：自动售货机VHDL程序与仿真，源码，具有很高的参考价值！-vending machines procedures and VHDL simulation source code, the high reference value!
<温暖感> 在 2025-06-01 上传 | 大小：140kb | 下载：0

[VHDL编程] 1090

说明：7段数码显示译码器图形设计.doc!!!需要的快下哦-seven of the digital display decoder graphic design. Doc! ! ! Under the fast Oh! !
<骷髅> 在 2025-06-01 上传 | 大小：140kb | 下载：0

[VHDL编程] 110detector_lab

说明：一个简单的探测110三位的探测器，用逻辑图和vhdl描述，包括实验报告和测试图。-a simple survey of 110 three detectors, and a logical map vhdl descr iption, including reports and experimental test plan.
<徐轶尊> 在 2025-06-01 上传 | 大小：140kb | 下载：0

[VHDL编程] key_prog

说明：简单易懂的4*4键盘扫描及显示程序。对编写其他形式的键盘扫描程序有一定的指导意义.-easy-to-read 4* 4 keyboard and display program. To the preparation of other forms of keyboard scan procedures are certain guiding significance.
<xht> 在 2025-06-01 上传 | 大小：140kb | 下载：0

[VHDL编程] naozhong

说明：用maxplus仿真　编译通过的．数字闹钟设计，自己定时，到点报警．-Using simulation to compile maxplus adopted. Digital alarm clock design, their timing, counting alarm.
<李志伟> 在 2025-06-01 上传 | 大小：140kb | 下载：0

[VHDL编程] Verilog[lattice]

说明：这是一有很好价值的verilog教程,本人就因此获意非浅,再次贡献给大家,希望大家有所帮助.-This is a very good value Verilog tutorial, I am going to be intended to greatly therefore, contribute to the U.S. again, I hope everybody help.
<ixia> 在 2025-06-01 上传 | 大小：140kb | 下载：0

[VHDL编程] CNT999

说明：使用VHDL设计999加法计数器，并使用扫描译码电路将数字显示在数码管上。顶层设计使用的原理图-Design using VHDL adder 999 counters, and use the digital scan decode circuit in the digital tube display. Schematic top-level design using
<杨芸> 在 2025-06-01 上传 | 大小：139kb | 下载：0

[VHDL编程] tb_axi4

说明：介绍如何使用vivado来调用和封装IP核，测试AXI4总线的三种功能协议。-It describes how to use vivado to call and package IP core test three functions AXI4 bus protocol.
<岑家俊> 在 2025-06-01 上传 | 大小：139kb | 下载：0

[VHDL编程] USB_Blaster

说明：FPGA下载工具的原理图，可以自己做，了解真正的下载-FPGA download development
<梁海松> 在 2025-06-01 上传 | 大小：139kb | 下载：0

[VHDL编程] FPGA-ps2-lcd1602

说明：基于FPGA的ps2解码lcd1602显示-PS2 decoding LCD1602 display based on FPGA
<中华> 在 2025-06-01 上传 | 大小：139kb | 下载：0

[VHDL编程] lab4

说明：上传的文档以及代码是利用system generator来实现一些简单功能的实例，主要给system generator初学者一些参考-Upload documents and code using system generator to implement some simple examples of functions, primarily to beginners some reference system generator
<檀雨> 在 2025-06-01 上传 | 大小：139kb | 下载：0

[VHDL编程] 3-8

说明：38译码器基于FPGA的详尽的Verilog HDL源码，可实现拨动开关小灯对应亮灭-38 decoder design
<he> 在 2025-06-01 上传 | 大小：139kb | 下载：0