[VHDL编程] key_control

说明：4X4电子密码锁的中央控制系统。控制6位输入。-4x4 electronic locks central control system. Six input control.
<分第三> 在 2025-06-03 上传 | 大小：139kb | 下载：0

[VHDL编程] chuanrubingchu_jicunqi

说明：程序提供了一种简单高效的并入串出寄存器的算法，非常实用-Procedure provides a simple and efficient string into a register algorithm, very useful
<sh85> 在 2025-06-03 上传 | 大小：139kb | 下载：0

[VHDL编程] 基于MIPS指令集的五级流水线

说明：运用verilog语言实现的MIPS指令集，包括加、减、比较、与、异或等指令。运用五级流水线，设置IF，ID，EX，MEM、WB五个栈间计算模块。运用了forwarding和stop技术。可以使用modelsim验证。
<cjc87267137> 在 2013-07-03 上传 | 大小：138.25kb | 下载：0

[VHDL编程] 06_sled

说明：用Verilog HDL语言编写数码管静态显示-Use Verilog HDL language digital tube static display
<张文瑞> 在 2025-06-03 上传 | 大小：138kb | 下载：0

[VHDL编程] Example9

说明：一个基于FPGA的四位全加器的小程序，输入两个二进制数并计算结果。-An FPGA-based four full adder applet, enter two binary numbers and calculations.
<卢进> 在 2025-06-03 上传 | 大小：138kb | 下载：0

[VHDL编程] LCD_counter

说明：xilinx spartan3E 开发板上LCD显示屏驱动，并显示周期为一分钟的计数器。-Xilinx spartan3E development board on the LCD display drive, and display the cycle counter for a minute.
<张瀚元> 在 2025-06-03 上传 | 大小：138kb | 下载：0

[VHDL编程] Example-b8-6

说明：Synplify Pro综合流程，体会Synplify Pro综合工具的使用方法与技-Synplify Pro synthesis process, and technology usage experience of Synplify Pro synthesis tool
<lihao> 在 2025-06-03 上传 | 大小：138kb | 下载：0

[VHDL编程] lut_multiplier

说明：使用verliog设计实现LUT查找表乘法器，通过modelsim仿真验证通过-Designed and implemented using the LUT lookup table verliog multipliers, through simulation by modelsim
<吴刚> 在 2025-06-03 上传 | 大小：138kb | 下载：0

[VHDL编程] ADDR

说明：8位全加器，包括半加器verilog文件，全加器verilog文件，8位全加器verilog文件，和8位全加器测试testbench文件-8 full adder, including half adder, full adder Verilog file, Verilog file, 8 full adder Verilog files, and 8 full adder test testbench file
<JJ> 在 2025-06-03 上传 | 大小：138kb | 下载：0

[VHDL编程] multi

说明：tr stgae farf af afadfczdc ar a faf
<Denisa Todos> 在 2025-06-03 上传 | 大小：138kb | 下载：0

[VHDL编程] Sec_counter

说明：Seconds Counter USing 50Mhz clock,VHDL, Spartan 3E, Nexys 2
<sidpokhrel > 在 2025-06-03 上传 | 大小：138kb | 下载：0

[VHDL编程] State_machine_1

说明：VHdL code to implement simple state machine
<spiegel> 在 2025-06-03 上传 | 大小：138kb | 下载：0