[VHDL编程] Implementing-CRC-in-Altera

说明：CRC Implementation in Altera FPGA ICs (Application Notes)
<montecristo> 在 2025-06-04 上传 | 大小：137kb | 下载：0

[VHDL编程] USB

说明：基于XILINX+ISE+14.1的usb协议设计-Usb protocol design based on XILINX+ISE+14.1
<sun> 在 2025-06-04 上传 | 大小：137kb | 下载：0

[VHDL编程] soda-vending

说明：通过fsm实现汽水贩卖机投币，选择的基本功能，尚未实现找零和设置，通过测试。-By fsm soda vending machine coin selected basic function, and yet achieve the homing and setting, by testing
<hao dong> 在 2025-06-04 上传 | 大小：137kb | 下载：0

[VHDL编程] verilog--serial-port-communication

说明：自己看了很多材料以后，精心整理的串口通信实验原理和指导，在网上找了很多代码，大部分因为没有很好的注释，看起来很头疼，于是自己写了一份，附带详细的注释，在modelsim仿真器上已经得到验证，现在传上来，仅供参考。-verilog codes for serial port communication
<chenkun> 在 2025-06-04 上传 | 大小：137kb | 下载：0

[VHDL编程] full_add4_ok_

说明：Learning FPGA students can see, this code USES VHDL language to write four full adder, not only can learn QUARTUS software, also can better enhance the digital circuit design.
<朱家林> 在 2025-06-04 上传 | 大小：137kb | 下载：0

[VHDL编程] part1

说明：a 4-bit synchronous counter using T-Flip Flops and AND gates in verilog code. Implements on educational kit Altera MAX7000s EPM7128SLC84-7.
<Henna Tan> 在 2025-06-04 上传 | 大小：137kb | 下载：0

[VHDL编程] VGA-verilog

说明：VGA verilog程序 ！代码清晰，结构简单！ 适合初学者！-VGA verilog program! Code clear, simple structure! Suitable for beginners!
<Narainel> 在 2025-06-04 上传 | 大小：137kb | 下载：0

[VHDL编程] des_vhdl_code

说明：decription aes using vhdl code
<dani.hassoun> 在 2025-06-04 上传 | 大小：137kb | 下载：0

[VHDL编程] module_tft

说明：TFT 液晶屏显示，通过按键，显示不同的曲线-TFT LCD display
<黄星> 在 2025-06-04 上传 | 大小：137kb | 下载：0

[VHDL编程] FPGA(lvbo)

说明：基于FPGA的滤波处理，可实现对信号的筛选。-The filtering of the signal can be realized based on FPGA filtering..
<wanchun> 在 2025-06-04 上传 | 大小：137kb | 下载：0

[VHDL编程] Bell2

说明：This an example for control a Bell in VHDL languge-This is an example for control a Bell in VHDL languge
<Hung> 在 2025-06-04 上传 | 大小：137kb | 下载：0

[VHDL编程] and_gate

说明：this program is done in verilog hdl and it is program of AND gate gate level modeling program-this program is done in verilog hdl and it is program of AND gate gate level modeling program
<hetang> 在 2025-06-04 上传 | 大小：137kb | 下载：0