[VHDL编程] dianjikongzhi

说明：测速是工农业生产中经常遇到的问题，学会使用单片机技术设计测速仪表具有很重要的意义。 要测速，首先要解决是采样的问题。在使用模拟技术制作测速表时，常用测速发电机的方法，即将测速发电机的转轴与待测轴相连，测速发电机的电压高低反映了转速的高低。使用单片机进行测速，可以使用简单的脉冲计数法。只要转轴每旋转一周，产生一个或固定的多个脉冲，并将脉冲送入单片机中进行计数，即可获得转速的信息。 -Speed is often encountered in industrial and agricult
<enjio> 在 2025-07-27 上传 | 大小：136kb | 下载：0

[VHDL编程] vga_focus_code

说明：用VHDL编写的PAL转换为VGA格式的源代码，同时包括摄像头的自动变焦控制源码-PAL prepared using VHDL VGA format is converted to the source code, including the automatic zoom camera control source
<> 在 2025-07-27 上传 | 大小：136kb | 下载：0

[VHDL编程] 1

说明：基于Nios_II_的自定制PWM模块设计与实现-PWM based Nios_II_ of customized module design and implementation
<Tiger xu> 在 2025-07-27 上传 | 大小：136kb | 下载：0

[VHDL编程] count

说明：吉大短学期CPLD实习程序 可逆10 进制计数器，用1 位拨码开关进行加减控制：输入为0 时进行加计数，当输入为1 时进行减计数；用1 位拨码开关进行同步清零控制：输入为0 时清零，输入为1时正常计数。计数结果用数码管显示-Chittagong short term internship program CPLD reversible binary counter 10, with an addition and subtraction DIP switch control: when th
<吴琦轩> 在 2025-07-27 上传 | 大小：136kb | 下载：0

[VHDL编程] 8051_UART

说明：介绍了常用的串口通信的通信协议如何制定，超有用！-This paper introduces some common serial communication, communication protocol, how to develop the useful
<lh> 在 2025-07-27 上传 | 大小：136kb | 下载：0

[VHDL编程] FPGA

说明：这是和FPGA和单片机的通信的接口技术，包含有电路图和原理-This is a communication microcontroller and FPGA and interface technology, including a circuit diagram and schematic
<潘宝振> 在 2025-07-27 上传 | 大小：136kb | 下载：0

[VHDL编程] Electronic-clock

说明：实现电子钟的计时和设定时间的功能，简单明了-To realize the electronic clock timing and time setting function.Simple and clear
<程俊雄> 在 2025-07-27 上传 | 大小：136kb | 下载：0

[VHDL编程] risc8

说明：采用sparten3设计的一个8为risc指令集软核，是学习微处理器设计的好材料。-Design using an 8 sparten3 risc instruction set for the soft-core, microprocessor designs is a good learning material.
<stonestrong> 在 2025-07-27 上传 | 大小：136kb | 下载：0

[VHDL编程] ACDC

说明：主要是连云港acdc电源进行介绍，方便设计软件-it is a introduce the power so many people can use it
<尹天仇> 在 2025-07-27 上传 | 大小：136kb | 下载：0

[VHDL编程] verilog6

说明：Learning Verilog Chinese Version Part 6
<VIJAY> 在 2025-07-27 上传 | 大小：136kb | 下载：0

[VHDL编程] risc_cpu_619

说明：使用verilog语言在fpga上搭建简单的risc_cpu，在cyclone上已经验证-risc_cpu ,verilog ,have passd
<uodsi> 在 2025-07-27 上传 | 大小：136kb | 下载：0

[VHDL编程] sanjiaobo

说明：DDS信号源中关于三角波的设计，程序上采用VHDL编写，结果仿真通过-DDS signal source on the triangle wave design, procedural preparation of VHDL simulation results through
<王雪华> 在 2025-07-27 上传 | 大小：136kb | 下载：0