资源列表
[VHDL编程] mul_addtree
说明:用verilog HDL语言实现一个4位的流水线乘法器-Achieve a 4-bit pipelined multiplier using Verilog HDL language<张山> 在 2025-06-12 上传 | 大小:1kb | 下载:0
[VHDL编程] usb_phy_latest.tar
说明:USB phy latest for design USB by FPGA<trung> 在 2025-06-12 上传 | 大小:11kb | 下载:0
[VHDL编程] Eight-cpu-design
说明:单元电路的设计和元器件的选择 运算部件的设计 寄存器组的设计 指令寄存器的设计 程序计数器电路的设计 地址寄存器电路的设计 数据寄存器的设计 时序系统的设计 程序存储器的设计 输出寄存器的设计 微指令译码器的设计 微程序控制电路的设计 系统电路总图及原理 -Microinstruction translation of the design of the output re<直树> 在 2025-06-12 上传 | 大小:481kb | 下载:0
[VHDL编程] FILTER
说明:一个工作频率(采样频率)100M的,截止频率10M的FIR滤波器,一共是108阶。 一共四个文件,滤波器的实现文件FILTER.v,测试平台FILTER_TB,matlab生成测试向量,和matlab读取输出数据分析。 经过了测试,是可用的-A working frequency (sampling frequency) 100M, cutoff frequency 10M FIR filter, a total of 108 bands. A total of four documen<李佩逸> 在 2025-06-12 上传 | 大小:10kb | 下载:0