资源列表
[VHDL编程] PROJECT1-20130414-20130512
说明:16bit adder的verilog源代码和4bit的计数器源代码-source code for 16bit adder and 4bit counter<allen wang> 在 2025-06-10 上传 | 大小:8kb | 下载:0
[VHDL编程] liushuidanwei
说明:流水灯加单位数码管 流水灯自动来回流动,单位数码管自动计数-Light water units plus digital tube light water flow back and forth the unit digital tube automatic counting<陈思> 在 2025-06-10 上传 | 大小:8kb | 下载:0
[VHDL编程] SPI_MASTER_SLAVE
说明:SPI Master and Slave for multiple master and multiple slave , working model , useful for interfacing ADC or DAC<shrikant> 在 2025-06-10 上传 | 大小:8kb | 下载:0
[VHDL编程] ps2_mouse_231908867
说明:cyclone II芯片 鼠标读写控制-cyclone II chip to read and write control mouse<twb> 在 2025-06-10 上传 | 大小:8kb | 下载:0
[VHDL编程] EDApinlvji
说明:EDA频率计程序 EDA频率计程序-Frequency meter program EDA EDA EDA frequency meter frequency meter program procedures<胡鸿飞> 在 2025-06-10 上传 | 大小:8kb | 下载:0
[VHDL编程] matlab-and-verilog-fir4_3
说明:四抽头FIR滤波器matlab,verilog顶层,子模块,以及testbench代码-Four tap FIR filter matlab, verilog top, sub modules, as well as the testbench code<李静> 在 2025-06-10 上传 | 大小:8kb | 下载:0
[VHDL编程] adc_ads7842
说明:由system verilog编写的adc_ads7842的驱动模拟程序-Adc_ads7842 verilog prepared by the driving simulator<pyc> 在 2025-06-10 上传 | 大小:8kb | 下载:0
[VHDL编程] FIR-filter
说明:VHDL设计的FIR滤波器,由3个文件组成:FIR.VHD、PACK.VHD和signed.vhd。testfir.vhd为测试平台。-VHDL designed FIR filters, composed by the three documents: FIR.VHD, PACK.VHD and signed.vhd. The testfir.vhd is a testbench.<叶宗英> 在 2025-06-10 上传 | 大小:8kb | 下载:0
[VHDL编程] piezo
说明:FPGA上的嵌入式程序设计,由FPGA控制蜂鸣器发声,在ML507平台上测试通过。-Embedded program on FPGA,FPGA generate audio source,and tested pass on ML507 plateform.<Zhang Qiang> 在 2025-06-10 上传 | 大小:8kb | 下载:0