资源列表

« 1 2 ... .46 .47 .48 .49 .50 3151.52 .53 .54 .55 .56 ... 4310 »

[VHDL编程blinkingled

说明:Quartus codes for blinking led using FPGA
<amm> 在 2025-06-12 上传 | 大小:8kb | 下载:0

[VHDL编程C-led-ss

说明:Led lights flashing
<kobe> 在 2025-06-12 上传 | 大小:8kb | 下载:0

[VHDL编程I2C_Slave

说明:这是iic Slave模式的源代码,可用于嵌入式FPGA,挂载在PLB总线上-This is iic Slave mode, the source code for embedded FPGA, mounted on the PLB bus
<吴言> 在 2025-06-12 上传 | 大小:8kb | 下载:0

[VHDL编程clock

说明:电子钟的设计,包括,小时计数,分钟计数,秒的计数,还有之间的进位。-the design of clock
<孙先生> 在 2025-06-12 上传 | 大小:8kb | 下载:0

[VHDL编程code

说明:code of above project fm recevier
<saipraveen> 在 2025-06-12 上传 | 大小:8kb | 下载:0

[VHDL编程muthuram4

说明:Xilinx mppt for pv module
<M.Muthuramalingam> 在 2025-06-12 上传 | 大小:8kb | 下载:0

[VHDL编程VHDL-for-Datapath

说明:MIPS CPU with Mulicycle Datapath. This is a custom RISC processor implemented to achieve the function of "lw, sw, add, sub, and, or, beq, j" Mem.vhd - memory buffer.vhd - buffer ALUcon.vhd - Alu controller pc.vhd - program counter REG - reg
<zi> 在 2025-06-12 上传 | 大小:8kb | 下载:0

[VHDL编程FPGA_SPI_VHDL

说明:串行外设接口(SPI)fpga 被动接收,在下降沿 采集数据并发送数据 1BYTE,要求mcu在末端采集数据。并在下降沿之前准备好数据。-Serial Peripheral Interface (SPI), The fpga passive receiving, at the falling edge of data collection the send data 1BYTE, mcu data collected at the end. And the data ready before t
<fxh> 在 2025-06-12 上传 | 大小:8kb | 下载:0

[VHDL编程I8251A

说明:Verilog 异步串行收发器,收发器的设计,时序状态机的代码编写
<gongtao> 在 2025-06-12 上传 | 大小:8kb | 下载:0

[VHDL编程New-Text-Document

说明:System will fdsdCADL
<dg> 在 2025-06-12 上传 | 大小:8kb | 下载:0

[VHDL编程gpmc_fpga.tar

说明:已编makefile ,和测试用应用程序。交叉编译后可使用。-omap3530process gpmc driver.
<yinjianfeng> 在 2025-06-12 上传 | 大小:8kb | 下载:0

[VHDL编程memory-controller

说明:存储控制器,包括CPUside,接口,MEMORY side三个部分,使用verilog语言-This represents the "memory controller" It runs with the assumption that it is being connected to PC100 SDRAM.
<AricSnow> 在 2025-06-12 上传 | 大小:8kb | 下载:0
« 1 2 ... .46 .47 .48 .49 .50 3151.52 .53 .54 .55 .56 ... 4310 »

源码中国 www.ymcn.org