[VHDL编程] displayCounter2.tar

说明：Verilog example of a program that uses a 7 segment display (included in fpga) to display a counter 0 to 99. Implemmented in FPGA Nexys3-Verilog example of a program that uses a 7 segment display (included in fpga) to display a counter 0 to 99. Imple
<yunacu> 在 2025-12-26 上传 | 大小：8kb | 下载：0

[VHDL编程] reed_solomon_decoder

说明：Reed Solomon Decoder written in Verilog Libero core generator.-Reed Solomon Decoder written in Verilog Libero core generator.
<roob> 在 2025-12-26 上传 | 大小：8kb | 下载：0

[VHDL编程] NiosII

说明：非常不错的nois设计程序代码 通过 可以尝试下载-maybe, helpful for you
<苏鑫> 在 2025-12-26 上传 | 大小：8kb | 下载：0

[VHDL编程] SPI

说明：一种基于FPGA，Verilog语言的SPI总线实现方式，顶层添加自己想要传输的内容到相应的地址就行，百分百可以。-Based FPGA, SPI bus implementations Verilog language, the top add your own content you want to transfer to the appropriate address on the line, can be hundred percent.
<> 在 2025-12-26 上传 | 大小：8kb | 下载：0

[VHDL编程] simple-counter

说明：Simple counter in verilog
<nathan> 在 2025-12-26 上传 | 大小：8kb | 下载：0

[VHDL编程] BARREL-NEW

说明：THIS USED TO STORE VALUES i.e barrel-THIS IS USED TO STORE VALUES i.e barrel
<kirubadoni> 在 2025-12-26 上传 | 大小：8kb | 下载：0

[VHDL编程] SDRAM

说明：用Verilog写的SDRAM测试程序。先向SDRAM里面写数据，然后再将数据读出来做比较。-Written using Verilog SDRAM test program. Xianxiang SDRAM write data inside, and then read out the data for comparison.
<Daniel> 在 2025-12-26 上传 | 大小：8kb | 下载：0

[VHDL编程] ask

说明：基于Quartus9开发的一个关于ASK调制和解调的仿真，顶层用原理图，各个模块使用VHDL语言编写-Quartus9 developed a simulation on ASK modulation and demodulation based on the top floor with a schematic, each module using VHDL language
<田纪龙> 在 2025-12-26 上传 | 大小：8kb | 下载：0

[VHDL编程] 24bit-dadda-multiplier

说明：IT IS HIGHBRID MULTIPLIER WHERE WILL BE USEFUL TO GET HIGH SPEED MULTIPLICATION IN PROCESSORS
<ajay kumar> 在 2025-12-26 上传 | 大小：8kb | 下载：0

[VHDL编程] RTL

说明：HMI产品上使用的将黑白屏提升分辨率变为彩色屏的verilog RTL code-verilog RTL code for convert Black/White HMI to high resolution color
<huanqing> 在 2025-12-26 上传 | 大小：8kb | 下载：0

[VHDL编程] my_clock01

说明：用VHDL语言实现电子钟功能，用不同模块按时分秒显示-To achieve the electronic clock function with VHDL language
<赵海兵> 在 2025-12-26 上传 | 大小：8kb | 下载：0

[VHDL编程] Uart

说明：FPGA verilog UART串口通信,可通过RS232串口与串口助手通信。-FPGA verilog UART communication, it could connect with UART assistor with RS232 port.
<john> 在 2025-12-26 上传 | 大小：8kb | 下载：0