[VHDL编程] Moore_1001

说明：it is a moorey model s vhdl code which was implemented and run in altera Quarts - II
<Henal patel> 在 2025-07-28 上传 | 大小：21kb | 下载：0

[VHDL编程] Frequency_Div

说明：it is vhdl code for "frequency divider" which was implemented and run in altera quarts- -it is vhdl code for "frequency divider" which was implemented and run in altera quarts- II
<Henal patel> 在 2025-07-28 上传 | 大小：24kb | 下载：0

[VHDL编程] Qep

说明：编码盘输入之前的滤波电路与编码盘的技术电路，也可以作为其他功能模块的实现软件滤波-Filter circuit
<天语> 在 2025-07-28 上传 | 大小：3.24mb | 下载：0

[VHDL编程] Async_fifo_verilog

说明：FIFO的用途，分类，一些重要参数，设计的难点和算法-FIFO uses, some important parameters, the difficulty of the design and algorithm
<袁璐> 在 2025-07-28 上传 | 大小：14kb | 下载：0

[VHDL编程] camera_fifo_ctrl

说明：camera异步接口中FIFO控制部分的源代码-FIFO control section of the source code in the asynchronous interface, camera
<袁璐> 在 2025-07-28 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo_code

说明：FIFO读空标志和写满标志的计算，memory分配-FIFO read empty flag and filled with flag calculation, memory allocation
<袁璐> 在 2025-07-28 上传 | 大小：3kb | 下载：0

[VHDL编程] SAR-ADC

说明：Complete Successive approximation Analog to digital converter along with the source code
<Ramya> 在 2025-07-28 上传 | 大小：665kb | 下载：0

[VHDL编程] lw

说明：实现抢答器的功能，四人抢答，还有附加功能包括抢答计时，提前抢答预警，到时间停止，记录分数等-you can see
<陶轩> 在 2025-07-28 上传 | 大小：4kb | 下载：0

[VHDL编程] seven_seg

说明：a seven seg display module
<samuel890> 在 2025-07-28 上传 | 大小：1kb | 下载：0

[VHDL编程] asdasd

说明：a pibg file that is a seven segment
<samuel890> 在 2025-07-28 上传 | 大小：1kb | 下载：0

[VHDL编程] fib

说明：一个基于VHDL编程的可用于FPGA实现的斐波那契数列计算器- implemented a circuit in VHDL that calculates Fibonacci numbers
<andyxing> 在 2025-07-28 上传 | 大小：6kb | 下载：1

[VHDL编程] vhdl-serial

说明：VHDL串口通信,实现数据的发送与接收，适合FPGA和CPLD芯片的开发-VHDL serial communication
<窦士> 在 2025-07-28 上传 | 大小：143kb | 下载：0