[VHDL编程] ImageDivision

说明：基于SystemGenerator的图像分割，成功在XilinxFPGA上验证，附带网表。-Based on the image segmentation SystemGenerator, success on the XilinxFPGA verified with the netlist.
<Justin Bieber> 在 2025-06-10 上传 | 大小：3.84mb | 下载：0

[VHDL编程] NCO_Test

说明：代码是对通信中的NCO模块的仿真，基于QUARTUSII9.0软件，代码编译成功，并且功能仿真已经实现-Code NCO module communication the simulation, based QUARTUSII9.0 software, code compiled successfully, and the functional simulation has been achieved
<二妮子> 在 2025-06-10 上传 | 大小：1.45mb | 下载：0

[VHDL编程] yuyin_jiami

说明：基于quarusII仿真软件，进行模块化设计，设计达到的目的是对进来的语音信号进行加密处理-Based on quarusII simulation software, modular design, designed to meet the incoming voice signal is encrypted
<二妮子> 在 2025-06-10 上传 | 大小：6.26mb | 下载：0

[VHDL编程] sin_10k

说明：基于FPGA的利用rom进行查询的方式生成一个频率为10KHZ的sin信号，编译成功，并实现功能仿真。-Query based on the the FPGA use of rom generate a frequency of 10 kHz sin signal, compiled successfully and to achieve functional simulation.
<二妮子> 在 2025-06-10 上传 | 大小：714kb | 下载：0

[VHDL编程] fir

说明：基于FPGA的低通滤波器的设计，仿真环境是QuartusII9.0。对信号进行低通滤波，编程成功。希望对大家有所帮助-FPGA-based low-pass filter design, the simulation environment QuartusII9.0. The signal is low-pass filtering, the programming was successful. We hope to help
<二妮子> 在 2025-06-10 上传 | 大小：335kb | 下载：0

[VHDL编程] decoder3_8

说明：燕山大学VHDL课程设计，3-8译码器简单代码。-Yanshan University VHDL curriculum design, 3-8 decoder simple code.
<hanmin> 在 2025-06-10 上传 | 大小：132kb | 下载：0

[VHDL编程] jiaotongden

说明：燕山大学通信工程VHDL课程设计，简易交通灯编程代码。-Communication Engineering, Yanshan University VHDL curriculum design, simple traffic light programming code.
<hanmin> 在 2025-06-10 上传 | 大小：197kb | 下载：0

[VHDL编程] step-machine

说明：fpga课程设计中的步进电机简易编程代码，VHDL语言。-FPGA curriculum design stepper motor simple programming code, VHDL language.
<hanmin> 在 2025-06-10 上传 | 大小：118kb | 下载：0

[VHDL编程] spi-verilog

说明：用Verilog来实现SPI接口电路逻辑，实现主机与从处理器的通信-SPI interface circuit is implemented in Verilog logic between master and slave processor communication
<sadgfasdgi> 在 2025-06-10 上传 | 大小：15kb | 下载：0

[VHDL编程] jiaotongdeng

说明：交通信号灯自动控制器,能下载到FPGA开发板，自动交通灯控制程序，由VHDL编写，环境为QUTUS2-Traffic signal controller, can be downloaded to the FPGA development board, automatic traffic light control procedures, written by VHDL environment QUTUS2
<dengnana> 在 2025-06-10 上传 | 大小：1.72mb | 下载：0

[VHDL编程] EDA-Clock

说明：基本功能： 1、输入1KHZ的时钟； 2、能显示时、分、秒，24小时制； 3、时和分有校正功能； 4、当计时器运行到59分49秒开始报时，每鸣叫1s就停叫1s，共鸣叫6响；前5响为低音，频率为500HZ；最后一响为高音，频率为1KHZ； 5、可设定夜间某个时段不报时； 6、设定闹钟。 -Basic functions: input 1kHz clock 2, display hours, minutes, seconds, 24-hour clock 3, hou
<李伟> 在 2025-06-10 上传 | 大小：371kb | 下载：0

[VHDL编程] uart_Verilog

说明：基于Verilog的RS232串口通信实验，可发送256位数据，并在Altera的EP4CE15F17C8芯片上验证成功。-Verilog-based RS232 serial communication experiment, 256-bit data can be sent on Altera' s EP4CE15F17C8 chip authentication is successful.
<xuxinchuan> 在 2025-06-10 上传 | 大小：4.6mb | 下载：0