[VHDL编程] uart_state

说明：基于状态机编写的串口通信实验，编程语言是Verilog HDL，可发送八位数据，在Altera的EP4CE15F17C8芯片上验证成功。（与另一个发送256位不同的是这个代码比较突出状态机的使用）。-Prepared by the serial communication experiment based on state machine, the programming language is Verilog HDL can transmit eight bits of data, verif
<xuxinchuan> 在 2025-06-10 上传 | 大小：3.16mb | 下载：0

[VHDL编程] lcd_spi

说明：FPGA（EP4CE15F17C8）驱动LCD12864液晶显示实验，利用SPI串行传输数据，显示指定图像。-LCD12864 LCD FPGA (EP4CE15F17C8) driver experimental use the SPI serial transmission of data, display the specified image.
<xuxinchuan> 在 2025-06-10 上传 | 大小：3.58mb | 下载：0

[VHDL编程] 09_vga

说明：基于FPGA（EP4CE15F17C8）的VGA驱动实验，编程语言为Verilog HDL，适合Verilog编程入门学习。-VGA driver based the FPGA (EP4CE15F17C8) experiment, the programming language for the Verilog HDL for Verilog Programming learning portal.
<xuxinchuan> 在 2025-06-10 上传 | 大小：16.92mb | 下载：0

[VHDL编程] vga

说明：一个VHDL的VGA显示程序，设置的分辨率为640*480，这个程序很简单，仅供参考。-A VHDL VGA display, set the resolution to 640* 480, the program is very simple, for reference only.
<李国庆> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] TEST-CPU-2

说明：基于VHDL语言的微指令控制的CPU，16位地址线-VHDL language based on the microinstruction control of the CPU, 16-bit address lines
<Zhiheng Shen> 在 2025-06-10 上传 | 大小：3.08mb | 下载：0

[VHDL编程] DE1_synthesizer

说明：DE1 music synthesizer
<suvdantsetseg> 在 2025-06-10 上传 | 大小：1.15mb | 下载：0

[VHDL编程] Verilog-HDL-huawei-rumen

说明：华为入门的verilog资料，希望能给大家带来点小小的收获-Verilog Huawei entry information, I hope we can bring a small harvest
<吴佳琪> 在 2025-06-10 上传 | 大小：257kb | 下载：0

[VHDL编程] Washer

说明：基于VHDL代码的洗衣机，基于Altera的Quartus变异完成，可以烧制入FPGA-VHDL code based on the washing machine, based on Altera' s Quartus variation completed, can be fired into the FPGA
<Zhiheng Shen> 在 2025-06-10 上传 | 大小：1.78mb | 下载：0

[VHDL编程] bingzhuanchuan

说明：串行转并行算法，自己编写，已经运行成功，算法简单易懂。-Serial to parallel algorithm
<王萌> 在 2025-06-10 上传 | 大小：351kb | 下载：0

[VHDL编程] ATTEN_CPLD_INIT

说明：串行转并行，复位，并行转串行，通道选择，衰减信号，所有代码在一起-Serial to parallel, reset, parallel-to-serial channel selection, signal attenuation, all the code together
<王萌> 在 2025-06-10 上传 | 大小：8.01mb | 下载：0

[VHDL编程] shuaijian_FINAL

说明：一种基于计算机硬件的verilog程序，主要针对衰减信号，AD5543系列的芯片-A computer-based hardware Verilog procedures, mainly for signal attenuation, AD5543 chip
<王萌> 在 2025-06-10 上传 | 大小：252kb | 下载：0

[VHDL编程] fuwei

说明：复位算法，在不同芯片中，拷入芯片内的程序需要复位，因此本算法适合复位-Reset algorithm, chip program copyed into the chip needs to be reset, the algorithm is suitable for reset
<王萌> 在 2025-06-10 上传 | 大小：50kb | 下载：0