[VHDL编程] lqz4

说明：这个程序是带置位的双向移位串入/并出6位移位寄存器-This program is a bidirectional shift with a set string into/out of 6-bit shift register and
<李求知> 在 2025-06-09 上传 | 大小：517kb | 下载：0

[VHDL编程] lqz6

说明：这个程序可以实现用图形输入方式，实现一个4位二进制全加器。-This procedure can be achieved using graphical input, to achieve a 4-bit binary full adder.
<李求知> 在 2025-06-09 上传 | 大小：568kb | 下载：0

[VHDL编程] EP2C8-2010_FPGA

说明：EP2C208C8 FPGA开发源代码（芯蓝C8板） turn_on_led 点亮LED sw_led 拨动开关控制LED rider_led 跑马灯 water_led 流水灯 key_led_without_debounce 轻触开关控制LED，无按键去抖 key_led_with_debounce 轻触开关控制LED，有按键去抖 seg7x8_dynamic_disp 七段数码管动态显示 matrixKeyb
<wqc> 在 2025-06-09 上传 | 大小：3.67mb | 下载：0

[VHDL编程] DE2_Top

说明：altera DE2 开发板的重要应用接口，包括VGA，以太网通信，音频和视频解码，后续开发例程时可以直接使用其中的端口-altera DE2 development board important application interfaces, including VGA, Ethernet communications, audio and video decoding, the subsequent development of routines which can be used dir
<叶志远> 在 2025-06-09 上传 | 大小：37kb | 下载：0

[VHDL编程] DE2_NIOS_HOST_MOUSE_VGA

说明：VGA显示器和鼠标的联合应用，演示了怎样利用鼠标控制VGA显示器上的图像-VGA monitor and mouse combination, demonstrates how to use the mouse to control the image on the VGA monitor
<叶志远> 在 2025-06-09 上传 | 大小：2.17mb | 下载：0

[VHDL编程] DE2_SD_Card_Audio

说明：SD卡和音频解码装置的联合例程，使用环境为altera DE2开发板，可以直接编译使用-SD card and audio decoding apparatus combined routines, using the environment as altera DE2 development board can be directly compiled to use
<叶志远> 在 2025-06-09 上传 | 大小：2.07mb | 下载：0

[VHDL编程] DE2_USB_API

说明：基于altera DE2开发板的USB应用程序，可以实现对FPGA的各项控制，包括输入数据到SRAM中，更换VGA显示器显示的图片等-Based on altera DE2 development board USB application process can be achieved with the control of the FPGA, including the input data to the SRAM, the replacement of VGA display pictur
<叶志远> 在 2025-06-09 上传 | 大小：1.93mb | 下载：0

[VHDL编程] DE2_NET

说明：altera DE2开发板和网络通信的例程，使用了nios ii系统-altera DE2 development board and network communication routines, using nios ii system
<叶志远> 在 2025-06-09 上传 | 大小：2.34mb | 下载：0

[VHDL编程] div_clk

说明：verilog实现任意时钟分频，简单明了，打开modelsim-change directroy-do sim .do 即可-Achieve any clock divider, simple, open modelsim-change directroy-do sim. Do to
<> 在 2025-06-09 上传 | 大小：40kb | 下载：0

[VHDL编程] fsm_seq_det

说明：verilog 状态机实现序列检测。简单明了，打开modelsim-change directory -do sim.do 即可-State machine sequence detection.
<> 在 2025-06-09 上传 | 大小：52kb | 下载：0

[VHDL编程] clk

说明：五分频时钟的产生,分为两个，一个是不带边缘检测，另外一个带边缘检测-Fifth generation of the clock frequency is divided into two, one is a non-edge detection, and the other with edge detection
<凌紫萱> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] DE2_Top

说明：此设计是一个裸机的设计，其中包含在DE2开发板所有的引脚分配。它还包含一个与所有的对应于每个引脚的输入/输出端口的Verilog模块。这可以被用来作为一个起点上的电路板的设计。-This design is a bare-bones design containing all the pin assignments available on the DE2 board. It also contains a Verilog module with all the input/output por
<yxqc> 在 2025-06-09 上传 | 大小：18kb | 下载：1