资源列表

« 1 2 ... .15 .16 .17 .18 .19 3320.21 .22 .23 .24 .25 ... 4310 »

[VHDL编程VGA_CTL

说明:FPGA VERILOG VGA源代码编写-FPGA VERILOG THIS IS A VGA VERILOG CODE
<liweic> 在 2025-06-10 上传 | 大小:2kb | 下载:0

[VHDL编程alu

说明:design of a dynamic floating point ALU system for more compution
<parmalik kumar > 在 2025-06-10 上传 | 大小:2.15mb | 下载:0

[VHDL编程uart

说明:Verilog,实现Uart的收、发功能-Verilog, achieve Uart the sending and receiving functions
<Julian> 在 2025-06-10 上传 | 大小:2kb | 下载:0

[VHDL编程echo

说明:回声抵消 verilog 语言 借鉴别人的 -echo cancel
<好大夫> 在 2025-06-10 上传 | 大小:5kb | 下载:0

[VHDL编程VHDLRS232Slave

说明:本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以
<yanganggang> 在 2025-06-10 上传 | 大小:2kb | 下载:0

[VHDL编程divider_32bitdivby16bit

说明:verilog代码实现的32位除以16位无符号整数除法器,在别人8位除法器的基础上改进完成,32个时钟周期完成一次运算。-verilog code for 32-bit divided by 16-bit unsigned integer divider it s based on other guy s 8 bit divider verilog code. it need 32 clock cycles to complete an operation.
<jiang> 在 2025-06-10 上传 | 大小:1kb | 下载:0

[VHDL编程vending-machine

说明:实现简易的自动售货机功能,用ED2开发板实现。提供4种不同价格货物,5种模式:选货(Choose)100、付款(Pay)010、出货(Delivery)011、结束(Finish)111和继续(Continue)001。-This program simulates a process of vending machine. We can choose items, pay for it and finally get it.
<> 在 2025-06-10 上传 | 大小:735kb | 下载:0

[VHDL编程fpga1

说明:HF 14443 RFID读写器FPGA代码,实现读卡器和标签模拟功能,通信速率106Kbps,使用xilinx 飓风二FPGA,miller解码,bpsk编码-HF 14443 RFID reader FPGA code reader and tag simulation capabilities to achieve
<徐杰> 在 2025-06-10 上传 | 大小:47kb | 下载:0

[VHDL编程linaro_demo

说明:基于ZNYQ开发板的测试demo,包含linaro操作系统。-Based on zynq-7000 board,the demo project with linaro-linux os。
<曾宇祥> 在 2025-06-10 上传 | 大小:2.81mb | 下载:0

[VHDL编程HelloZynq

说明:基于ZYNQ-7000开发板的helloword project,已经配置开发板信息,可运行在14.4ISE环境下。-Based on zynq-7000 helloworld project with essential configuration information,run in ISE14.4
<曾宇祥> 在 2025-06-10 上传 | 大小:5.35mb | 下载:0

[VHDL编程01.Anvyl_SW_LED_Demo

说明:spartan6led流水灯,实现开发板的led灯流水显示,给初学者用的-spartan6led water lights, led lights to achieve water development board display, use for beginners
<黄杰> 在 2025-06-10 上传 | 大小:406kb | 下载:0

[VHDL编程AutoESL

说明:基于ZYNQ-7000EPP开发板的AutoESL 工程,可直接运行在ISE14.4环境下。-Based ZYNQ-7000EPP development board AutoESL project can be run directly in ISE14.4 environment.
<曾宇祥> 在 2025-06-10 上传 | 大小:5.85mb | 下载:0
« 1 2 ... .15 .16 .17 .18 .19 3320.21 .22 .23 .24 .25 ... 4310 »

源码中国 www.ymcn.org