资源列表
[VHDL编程] ad73311
说明:AD73311芯片的控制和数据程序,用于控制音频AD芯片。(AD73311 chip control and data program)<fengyuanzyt> 在 2025-06-09 上传 | 大小:5kb | 下载:0
[VHDL编程] HDL_equation
说明:Verilog Program to implement the function f=x+yz and Testbench for all the possible inputs using For Loop<liki20> 在 2025-06-09 上传 | 大小:5kb | 下载:0
[VHDL编程] 16_COMLEX ADDER
说明:Complex Numbers are denoted in the form a+ib where a is the real part and b is the imaginary part<liki20> 在 2025-06-09 上传 | 大小:5kb | 下载:0
[VHDL编程] modulation-and-demodulation
说明:通过verilog语言实现各种基本信号的调制解调过程,包括2psk,qpsk,ppm(Realize the modulation and demodulation process of various basic signals through verilog language, including 2psk, qpsk, ppm)<好好学习8> 在 2025-06-09 上传 | 大小:5kb | 下载:0
[VHDL编程] xilinx_ise
说明:xilinx ISE 14.7 license文件 就是破解(xilinx ISE 14.7 license crack)<laozishinidaye> 在 2025-06-09 上传 | 大小:5kb | 下载:0
[VHDL编程] Xilinx_Vivado_Design_Suite_HLx_Editions_2018.2
说明:vivado 2018.2 license<Vanbodh> 在 2025-06-09 上传 | 大小:5kb | 下载:0
[VHDL编程] fir-filter-design-with-VHDL.doc
说明:用VHDL设计一个18阶fir低通滤波器文档(VHDL design with a fir-order low-pass filter 18 documents)<sherry wang> 在 2025-06-09 上传 | 大小:5kb | 下载:0
[VHDL编程] CIC
说明:包括地址产生单元、数据查询单元(可以重新初始化rom中的数据,由matlab产生.coe文件替换)、积分单元、抽取单元、梳状滤波单元,对于初学者很有帮助(Including address generation unit, data query unit (data can be re-initialized in rom, generated by matlab. COE file replacement), integration unit, extraction unit, comb fi<午后河流> 在 2025-06-09 上传 | 大小:5kb | 下载:0
[VHDL编程] shift&scrambler
说明:shift &scramble codes and it tb<longtian0524> 在 2025-06-09 上传 | 大小:5kb | 下载:0
[VHDL编程] eth_Management_interface
说明:千兆网的FPGA代码,非常有用的,请大家阅读(ethernet verilog coding,please read it and download it)<TONYSSSS> 在 2025-06-09 上传 | 大小:5kb | 下载:0