[VHDL编程] 88dianzhen

说明：用VHDL语言编写的8*8点阵显示“北京08”的程序。可以用FPGA实现。可将程序当中的“北京08”改成别的汉字显示。-VHDL language using 8* 8 dot matrix display, " Beijing 08" procedures. FPGA implementation can be used. Procedures which could be the " Beijing 08" be changed to show the o
<王磊> 在 2025-06-09 上传 | 大小：986kb | 下载：0

[VHDL编程] 1(3)

说明：确实是 介绍synplicity.的一本好书-synplicity.synplicity.
<tang> 在 2025-06-09 上传 | 大小：987kb | 下载：0

[VHDL编程] B_to_D

说明：二进制转BCD码程序，可作为7段数码管显示的编解码程序，VHDL编写的FPGA工程。-BCD binary code change process, as 7 digital display codec process, VHDL FPGA project prepared.
<程光> 在 2025-06-09 上传 | 大小：986kb | 下载：0

[VHDL编程] CoreSPI

说明：数字电子设计fpga设计的spi接口的ip_core，可以直接用于在fpga设计，支持actel的fpga芯片，支持主从模式，fifo大小可选。-Fpga design of digital electronic design spi interface ip_core, fpga design can be directly used to support actel the fpga chip, support master-slave mode, fifo size options.
<zhangyujun> 在 2025-06-09 上传 | 大小：986kb | 下载：0

[VHDL编程] UART_DMA

说明：实用串口与SDRAM控制接口VHDL语言程序代码-Utility serial port and SDRAM control interface VHDL language code
<junlee> 在 2025-06-09 上传 | 大小：986kb | 下载：0

[VHDL编程] pinlvji

说明：用VHDL语言编写的频率计，在FPGA上使用，已验证，全工程文件-In the frequency of the VHDL language, on the FPGA has been verified, the whole project file
<樊刘晓> 在 2025-06-09 上传 | 大小：987kb | 下载：0

[VHDL编程] TaxiMeter

说明：出租车计价器；包括计价，计时，计公里数，实时显示-The Taximeter including pricing, timing, total mileage, real-time display
<公子张> 在 2025-06-09 上传 | 大小：986kb | 下载：0

[VHDL编程] wannianli

说明：数字万年历，可显示年月日，时分，具有闰年功能。VHDL语言编写，利用DE2平台实现。-Digital calendar, date, time, with a leap year. VHDL language using DE2 platform.
<程锦堃> 在 2025-06-09 上传 | 大小：986kb | 下载：0

[VHDL编程] VGA_FPGA_v8_08

说明：VGA0808矩阵FPGA代码（Verilog HDL语言）-VGA0808 matrix FPGA code (Verilog HDL language)
<汪勇> 在 2025-06-09 上传 | 大小：987kb | 下载：0

[VHDL编程] cordic

说明：ise下用verilog实现的cordic算法的实现程序-ise under cordic algorithm verilog achieved with implementation of the program
<heli> 在 2025-06-09 上传 | 大小：986kb | 下载：0

[VHDL编程] TrafficLight

说明：用verilog写的一个智能交通信号灯的源码-a traffic light simulator built with verilog
<chenjiahao> 在 2025-06-09 上传 | 大小：987kb | 下载：0

[VHDL编程] verilog

说明：verilog 常用模块，包含设计模块和测试模块，如有ram, lifo等-verilog useful blocks
<陆美希> 在 2025-06-09 上传 | 大小：987kb | 下载：0