资源列表

« 1 2 ... .10 .11 .12 .13 .14 3315.16 .17 .18 .19 .20 ... 4310 »

[VHDL编程Traffic_Light_Final

说明:Traffic light written with Verilog-written with Verilog
<吴意曦> 在 2025-06-08 上传 | 大小:979kb | 下载:0

[VHDL编程16bitalu

说明:16 bit alu using the vhdl it has 16 function perform by control unit with 4 control signal
<jai> 在 2025-06-08 上传 | 大小:979kb | 下载:0

[VHDL编程mult16s

说明:16位乘法器,VHDL语言编写的,供大学交流学习-16-bit multiplier
<肖地> 在 2025-06-08 上传 | 大小:979kb | 下载:0

[VHDL编程SDRAM

说明:基于SDRAM的存储器接口设计,采用verilog编写-SDRAM memory interface design based on
<沈兰亭> 在 2025-06-08 上传 | 大小:978kb | 下载:0

[VHDL编程lab

说明:VHDL Lab manual useful for experiment purpose
<Vinodh> 在 2025-06-08 上传 | 大小:978kb | 下载:0

[VHDL编程dds

说明:反映测试,测试反应的时间,达到在滚定时间按下会显示你花费时间。-Reflect the test, test the reaction time to achieve the given time in the roll press will show you spend time.
<> 在 2025-06-08 上传 | 大小:978kb | 下载:0

[VHDL编程step

说明:步进电机细分驱动系统可以实现使用或不使用细分,电机正反转控制-Subdivision stepper motor drive system can be achieved with or without breakdown, motor reversing control
<houxinghai> 在 2025-06-08 上传 | 大小:979kb | 下载:0

[VHDL编程modelsim-for-verilog

说明:verilog或VHDL编辑仿真软件的使用方法,个人用过觉得很不错,所以在此推荐给大家-editing verilog or VHDL simulation software to use, personally feel very good used, so this recommendation to you
<tiphen> 在 2025-06-08 上传 | 大小:976kb | 下载:0

[VHDL编程EXP4

说明:FPGA系统设计,通过他可以让初学者更快的入门,对嵌入式开发有更深的认识。-FPGA system design, beginners of practice good tools
<chenshi> 在 2025-06-08 上传 | 大小:978kb | 下载:0

[VHDL编程clock_lcd1602

说明:在DE2-70上可同时实现数码管和LCD1602上动态显示电子表的数字。-In DE2-70 can be at the same time in the digital tube and LCD1602 dynamic display of the electronic watch value.
<刘俊朋> 在 2025-06-08 上传 | 大小:977kb | 下载:0

[VHDL编程DA5

说明:SPARTAN SAN STARTER KIT 上的DA控制器的驱动程序。该DA为LTC2624,SPI接口。已用正弦波数据测试过了,请放心下载。-SPARTAN SAN STARTER KIT of DA controller driver. The DA for LTC2624, SPI interface. With sine wave data has been tested, please feel free to download.
<penghai> 在 2025-06-08 上传 | 大小:976kb | 下载:0

[VHDL编程uart

说明:串口的实现代码,用verilog编写的,并附有仿真文件。-Serial implementation code written using verilog, together with simulation files.
<jianglei> 在 2025-06-08 上传 | 大小:978kb | 下载:0
« 1 2 ... .10 .11 .12 .13 .14 3315.16 .17 .18 .19 .20 ... 4310 »

源码中国 www.ymcn.org