[VHDL编程] 123424475SINGT

说明：Quartus环境下的正选信号发生器的实验源码-Quartus environment is the election of signal generator FOSS
<吴语> 在 2025-06-09 上传 | 大小：973kb | 下载：0

[VHDL编程] sinbo

说明：基于quartus II的正弦波发生器，可调频率相位，用其时序仿真即可显示，分模块设计的。有sin。mif文件.-Based quartus II of the sine wave generator, adjustable frequency and phase, with the timing simulation can show that sub-module design. A sin. mif file.
<liyu> 在 2025-06-09 上传 | 大小：972kb | 下载：0

[VHDL编程] CLOCK-ON-ALTERA-DEV-NOARD-RONTEX

说明：这是我上电子线路设计课程时自己写的数字钟设计的整个工程.网上下载安装quartus II软件后双击clock.sof打开调试.若软件说没有权限,请删除db文件夹后再试. 文件夹中附带我的实验报告,其中详细讲解了我的设计思路\软件架构\可能出现的问题等等. 调试步骤就不讲了,管脚分配请网友自行完成. 开发板 Altera Cyclone II EP2C35F672C6 软件平台 Quartus II 语言 verilogHDL-These are all the project
<needtobestrong> 在 2025-06-09 上传 | 大小：972kb | 下载：0

[VHDL编程] sinbo

说明：基于quartus，用VHDL写的正弦波发生器-Based quartus, written in sine wave generator with VHDL
<郑生> 在 2025-06-09 上传 | 大小：973kb | 下载：0

[VHDL编程] 5566

说明：Alter官方FFT程序(使用Verilog编写)-Alter official FFT program (written using Verilog)
<yangyang> 在 2025-06-09 上传 | 大小：973kb | 下载：0

[VHDL编程] Altera_VHDL

说明：this is vhdl code. and, or, buffer gate code device is altera cyclone2.
<kimjuhyun> 在 2025-06-09 上传 | 大小：973kb | 下载：0

[VHDL编程] Alter_FFT-Verilog-Code

说明：快速傅里叶变换（FFT）的verilog源代码以及matlab代码-Fast Fourier Transform (FFT) of the verilog source code and matlab code
<fzuye> 在 2025-06-09 上传 | 大小：973kb | 下载：0

[VHDL编程] FPGA

说明：该文档是清华远见姚老师所讲的FPGA数字系统设计的内容-FPGA digital system
<wangyahui> 在 2025-06-09 上传 | 大小：972kb | 下载：0

[VHDL编程] cycloneIII_3c120_dev_my_first_fpga

说明：cycloneIII_3c120_dev_my_first_fpga altera官方例程-cycloneIII_3c120_dev_my_first_fpga altera official routines
<zfy> 在 2025-06-09 上传 | 大小：973kb | 下载：0

[VHDL编程] DDS

说明：DDS信号源实例，采用Quartus II开发环境-DDS signal source instance using Quartus II development environment
<杰> 在 2025-06-09 上传 | 大小：972kb | 下载：0

[VHDL编程] Alter官方FFT程序(使用Verilog编写)

说明：其主要使用verilog编写fft程序主体，之后通过quartus和matlab实现对fft程序的测试，可以很好做到自动化验证(The main use of verilog prepared fft main program, and then achieved by quartus and matlab fft program testing, you can do a good job of automated verification)
<未曾走远> 在 2025-06-09 上传 | 大小：972kb | 下载：0

[VHDL编程] multiplier fpga

说明：Multiplication of two numbers from 0 to 9. The first number is displayed on the HEX7 indicator, increases with the KEY3 button, and decreases with the KEY2 button, the second is displayed on the HEX5 indicator, increases with the KEY1 button an
<w3bpunk> 在 2024-11-10 上传 | 大小：972.63kb | 下载：0