资源列表
[VHDL编程] EZ_USB_LOOPBACK
说明:本程序:EZ-USB在slave fifo模式下,利用FPGA控制EZ-USB的数据读写-This program: EZ-USB in slave fifo mode, use the EZ-USB FPGA control data read and write<陈培哲> 在 2025-07-28 上传 | 大小:2kb | 下载:0
[VHDL编程] Verilog_seg7
说明:Quartus的原理图和.v文件混合输入编程-The mixed input method of schematic File and Verilog HDL File for Quartus II<杨勇> 在 2025-07-28 上传 | 大小:2.89mb | 下载:0
[VHDL编程] zuoye2
说明:主要编写了一组二进制数据通过根升余弦滤波器后的波形,但并没有使用ISE内部的FIR滤波器内核,该程序相当于编写了一个根升余弦滤波器。-Mainly prepared a set of binary data through the root raised cosine filter waveform after, but did not use the ISE internal FIR filter kernel, the program is equivalent to the prepara<林源> 在 2025-07-28 上传 | 大小:3.56mb | 下载:0
[VHDL编程] QPSK_DSSS
说明:该程序使用verilog语言,编写了QPSK-DSSS系统的发端,主要模块包括对同相分量和正交分量的扩频,通过根升余弦滤波器,以及与载波相乘等模块。-The program uses the verilog language, written QPSK-DSSS system, the originator, the main modules include in-phase and quadrature components of the spectrum, through the root<林源> 在 2025-07-28 上传 | 大小:6.66mb | 下载:0