资源列表

« 1 2 ... .40 .41 .42 .43 .44 3345.46 .47 .48 .49 .50 ... 4310 »

[VHDL编程FSK

说明:基于FPGA的FSK的调制解调程序 VHDL-FPGA-based FSK modulation and demodulation process of VHDL
<张海龙> 在 2025-06-10 上传 | 大小:4kb | 下载:0

[VHDL编程VHDL_digital_lock_design

说明:VHDL课程的源代码数字密码锁的设计与实现的实验报告,内附源代码-VHDL source code for the course digital code lock design and implementation of the experimental report, included the source code
<CXJ> 在 2025-06-10 上传 | 大小:4kb | 下载:0

[VHDL编程ROM_based_sine_wave_generator_VHDL_design

说明:VHDL基于ROM的正弦波发生器的设计的实验报告,内附源代码-ROM-based sine wave generator VHDL design of experiment reports, included the source code
<CXJ> 在 2025-06-10 上传 | 大小:4kb | 下载:0

[VHDL编程7-segment_digital_tube_decoder_design

说明:VHDL中7段数码管译码器设计与实现的实验报告,包括源代码-VHDL in the 7-segment digital tube decoder design and implementation of the experimental report, including the source code
<CXJ> 在 2025-06-10 上传 | 大小:4kb | 下载:0

[VHDL编程ADC0809VHDLcontrolprogram

说明:基于VHDL语言,实现对ADC0809简单控制-Based on the VHDL language, to realize a simple control ADC0809
<zhangyu> 在 2025-06-10 上传 | 大小:4kb | 下载:0

[VHDL编程xuliejianceqi

说明:检测一个5位的二进制序列“10101”(可重复检测),当连续的5个输入为10101时输出为1,其他情况下输入为0。-Detection of a 5-bit binary sequence " 10101" (repeatable test), when successive five input 10101 when the output is 1, otherwise enter 0.
<刘骁明> 在 2025-06-10 上传 | 大小:4kb | 下载:0

[VHDL编程Temp2

说明:dice game in verilog
<harini> 在 2025-06-10 上传 | 大小:4kb | 下载:0

[VHDL编程timer_set

说明:这个是我自己编写的verilog代码,实现的功能是,在数码管上显示时间,按一个键,显示日期,长按一个键,显示秒表。。。时间日期可调-This is my own code written in verilog to realize the function of the digital tube display time, press a button, display the date, long press of a button, display Stopwatch. . . Time a
<Along> 在 2025-06-10 上传 | 大小:4kb | 下载:0

[VHDL编程finBlockDiagram

说明:this a functional blosk diagram for a digital signal processor-this is a functional blosk diagram for a digital signal processor
<HIMANSHU SINGH> 在 2025-06-10 上传 | 大小:4kb | 下载:0

[VHDL编程usefulUART

说明:UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA器件设计与实现UART。 -UART is a widely used serial data communication circuits. This design includes UART transmitter, receiver and baud rate generator. Design and Application of EDA technology, ba
<> 在 2025-06-10 上传 | 大小:4kb | 下载:0

[VHDL编程key

说明:键盘应用程序,通过键盘控制数码管显示相应的数值-Keyboard application programme
<龙淮祁> 在 2025-06-10 上传 | 大小:4kb | 下载:0

[VHDL编程test_bram

说明:用FPGA实现bram测试,sparden 3s 250e-With the FPGA to achieve bram test, sparden 3s 250e
<burt> 在 2025-06-10 上传 | 大小:4kb | 下载:0
« 1 2 ... .40 .41 .42 .43 .44 3345.46 .47 .48 .49 .50 ... 4310 »

源码中国 www.ymcn.org