[VHDL编程] Coding

说明：这是用VHDL语言编写的4位比较器，用了三种描述进行编写-This is the VHDL language with the 4-bit comparator, used to prepare three kinds of descr iptions
<wilson> 在 2025-07-29 上传 | 大小：4kb | 下载：0

[VHDL编程] dualelevatorcontroller

说明：Verilog code for dual elevator controller. contains code for the controller of dual elevator for a building with 4 floors. the test bench is also present
<JK> 在 2025-07-29 上传 | 大小：4kb | 下载：0

[VHDL编程] RS_decoder

说明：Reed solomon decoder based on table-lookup method VHDL code
<shahifaqeer> 在 2025-07-29 上传 | 大小：4kb | 下载：0

[VHDL编程] 111

说明：Verilog语言编写的循环彩灯控制器 这个程序我已经在Actel板上烧过了，没问题。如果还有什么问题应该是你的板不同或者工具不同，我是在libero_8.5上做的 -VeriloG HDL IS VEVRY USEFUL
<xinran> 在 2025-07-29 上传 | 大小：4kb | 下载：0

[VHDL编程] cpu

说明：verilog编写的简单的CPU，用于参考，已经过仿真-verilog prepared by a simple CPU, for reference, has been simulation
<于水洋> 在 2025-07-29 上传 | 大小：4kb | 下载：0

[VHDL编程] manchester

说明：A simple Manchester Encoder to convert serial data to Manchester encoded data.
<thezeek> 在 2025-07-29 上传 | 大小：4kb | 下载：0

[VHDL编程] itrl

说明：交织 本程序是自己编写的随机交织 可以实现任意维度 任意长度 的交织 比起其他的实现方法更具有 推广型-Intertwined in this program is to prepare its own random interleaving can achieve any arbitrary length of the intertwined dimensions of the implementation is more than the other type has the ext
<justin> 在 2025-07-29 上传 | 大小：4kb | 下载：0

[VHDL编程] Processor_alu

说明：this Code is in verilog HDL. This Code is for piplined processor with 4 opcode. this will work in three cycle latch, decode and exicute.. test bench for xilinx ise is laos given
<Yogesh PAtel> 在 2025-07-29 上传 | 大小：4kb | 下载：0

[VHDL编程] ram

说明：一个用VHDL语言编写的双端口存储器程序，可下载在FPGA中使用-Written in VHDL language using a dual-port memory program can be downloaded in the FPGA using
<cloudy> 在 2025-07-29 上传 | 大小：4kb | 下载：0

[VHDL编程] VHDL

说明：（1）用VHDL语言编写程序，在EDA实验板上实现 （2）能正常计时。显示模式分为两种，即24小时制和12小时制。其中12小时制须显示上，下午（用指示灯显示）。时，分，秒都要显示。 （3）. 手动校准电路。用一个功能选择按钮选择较时，分功能，用另一个按钮调校对应的时和分的数值。 用VHDL语言编写程序，在EDA实验板上实现 （4） 整点报时。 （5）. 闹钟功能。 （6）．秒表功能。-(1) using VHDL language program, in the EDA
<malon> 在 2025-07-29 上传 | 大小：4kb | 下载：1

[VHDL编程] jtd

说明：主干道和支道红，绿，黄灯变化，并在数码光上显示出时间-Trunk Road and support Road, red, green, yellow change, and digital light show time for
<余涛> 在 2025-07-29 上传 | 大小：4kb | 下载：0

[VHDL编程] rs_encorder

说明：RS编码的fpga实现，详细的vhdl文档，可以硬件实现。-RS coding fpga implementation, detailed documentation of vhdl can be implemented by hardware.
<yan> 在 2025-07-29 上传 | 大小：4kb | 下载：0