[VHDL编程] IIC_Verilog

说明：IIC_Verilog 代码，用Verilog 描述IIC协议的-the code is descr ipt the iic use Verilog
<周治国> 在 2025-06-12 上传 | 大小：9kb | 下载：0

[VHDL编程] arm9_compatiable_code

说明：兼容arm9的软核处理器代码 -arm9 processor
<liuyu> 在 2025-06-12 上传 | 大小：8kb | 下载：0

[VHDL编程] SPI-Master-Core-DAC-ADC-spartan

说明：SPI Master Core for spartan (ADC, DAC) vhdl code
<onur> 在 2025-06-12 上传 | 大小：1.87mb | 下载：0

[VHDL编程] simu01

说明：spartan 3 series ADC vhdl code testbench
<onur> 在 2025-06-12 上传 | 大小：6kb | 下载：0

[VHDL编程] SineWAve

说明：xilinx system generator DAC simulink system code for black box
<onur> 在 2025-06-12 上传 | 大小：4.21mb | 下载：0

[VHDL编程] s3esk_picoblaze_dac_control

说明：picoblaze DAC control spartan 3e
<onur> 在 2025-06-12 上传 | 大小：22kb | 下载：0

[VHDL编程] s3esk_picoblaze_amplifier_and_adc_control

说明：picoblaze amplifier and adc LTC1407A-1 control
<onur> 在 2025-06-12 上传 | 大小：28kb | 下载：1

[VHDL编程] evodem_mppt_son_hali_OK

说明：This my complete simulink project using xilinx system generator blocks. There is a buck converter and a control unit for FPGA calculating MPPT to get maximum power from the PV panel. MPPT calculation is done using sysgen blocks. Also HWCOSI
<onur> 在 2025-06-12 上传 | 大小：2.83mb | 下载：0

[VHDL编程] sp601_sayac_sysgen_OK

说明：This a counter project for simulink using system generator blocks. There is LED output. I implemented it on spartan sp601 development board and it works.
<onur> 在 2025-06-12 上传 | 大小：340kb | 下载：0

[VHDL编程] 10-sequence-detector

说明：本系统采用实验箱的48MHz时钟作为输入时钟，将其分频得到计数器计数频率和序列检测器检测序列频率-The system uses a 48MHz clock experimental box as the input clock, to get the counter frequency divider and serial sequence frequency detector
<陈颖> 在 2025-06-12 上传 | 大小：41kb | 下载：0

[VHDL编程] r22sdf_bf1

说明：Verilog Implementation of Butterfly 1 of R22SDF algorithm
<Jinu> 在 2025-06-12 上传 | 大小：4kb | 下载：0

[VHDL编程] CM

说明：Verilog Implementation of Complex Mutliplier
<Jinu> 在 2025-06-12 上传 | 大小：1kb | 下载：0