[VHDL编程] uart_async

说明：RS232串口通信代码，采用verilog HDL实现，在quartus上仿真通过并下载到fpga平台功能验证-RS232 CODE
<李飞> 在 2025-06-12 上传 | 大小：2kb | 下载：0

[VHDL编程] fdiv7

说明：程序实现对输入时钟信号的7分频，程序采用两个计数器，一个由输入时钟的上升沿触发，另一个由时钟的下降沿触发，最后将2个计数器的输出相或，即得到占空比为50 的方波。-Program realizes frequency devision-by-7 of the input clock signal , the program uses two counters, one triggered by the rising edge of the input clock, and the other t
<沈湛> 在 2025-06-12 上传 | 大小：31kb | 下载：0

[VHDL编程] AD0809

说明：ADC0809是8位AD转换器，片内有8路模拟开关，可控制8个模拟量中的1个进入转换器中，完成一次转换的时间约100us。-ADC0809 is 8-bit AD converter, In the chip, there are 8-channel analog switches that can control one of eight analog quantity into converter, the time of a conversion is about 100us.
<沈湛> 在 2025-06-12 上传 | 大小：30kb | 下载：0

[VHDL编程] add4_bcd

说明：程序描述了BCD码加法器，采用的是逢十进一的规则。-Procedures described BCD adder, using the rules of decimal.
<沈湛> 在 2025-06-12 上传 | 大小：28kb | 下载：0

[VHDL编程] bpltonrz3412_12M

说明：The above source code for converting bi phase L to Binary, at the 6144 bit rate
<Naveen> 在 2025-06-12 上传 | 大小：338kb | 下载：0

[VHDL编程] pdiv

说明：数控分频器的功能是，当在输入端给定不同的输入数据时，对于输入的时钟信号有不同的分频比。-The function of this divider is when different input data is available at the input,there is different divider ratio for clk.
<沈湛> 在 2025-06-12 上传 | 大小：29kb | 下载：0

[VHDL编程] fifo

说明：设计一个同步的双端口fifo ,大小为8*128。-Designing a synchronous dual-port 8* 128 fifo using VHDL.
<沈湛> 在 2025-06-12 上传 | 大小：35kb | 下载：0

[VHDL编程] VHDL-description-

说明：2选1多路选择器的VHDL描述四种方法.txt 对于实现同一功能的电路，有不同的描述方法；另一方面，对于既定的电路功能，对应的电路结构不是唯一的，可以对应不同的电路结构，取决于综合器的基本元件库的来源、优化方向和约束的选择。- 2choose 1 multichannel selector VHDL descr iption of four kinds of methods. TXT To realize the same function circuit, there is the
<happy> 在 2025-06-12 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：基于RS232的串口通信 源代码-UART base on rs232 verilog files
<方禹> 在 2025-06-12 上传 | 大小：587kb | 下载：0

[VHDL编程] PWM1khz

说明：PWM 1khz, This code allows select duty cycle using FPGA Switches.
<dokuro> 在 2025-06-12 上传 | 大小：189kb | 下载：0

[VHDL编程] AdderSustract

说明：Adder-Substracter 4bits This code allows you add four bits variables or substract four bits variables. Include adder module, sbstracter module and mux2-1 module. -Adder-Substracter 4bits This code allows you add four bits variables or substract
<dokuro> 在 2025-06-12 上传 | 大小：96kb | 下载：0

[VHDL编程] Twobits-Adder

说明：Two bits Adder, this code allows add two bits variables using switches of FPGA, the result is shown in seven segments display. Include seven segments decoder module. The program was verified using BASYS 2 FPGA.
<dokuro> 在 2025-06-12 上传 | 大小：50kb | 下载：0