资源列表

« 1 2 ... .28 .29 .30 .31 .32 3633.34 .35 .36 .37 .38 ... 4310 »

[VHDL编程moore

说明:FPGA实现moore状态机,适合新手学习,开发环境Q2-FPGA implementation moore state machine, suitable for novice learning, development environment Q2
<lishh> 在 2025-06-24 上传 | 大小:114kb | 下载:0

[VHDL编程sram

说明:FPGA控制SRAM读写时序源码,代码桂发,新手一看就懂-FPGA control SRAM write timing source code Guifa novice understand at a glance
<lishh> 在 2025-06-24 上传 | 大小:60kb | 下载:0

[VHDL编程SegLed_DynamDisp

说明:用FPGA是休闲其工作原理,结果为SEGLED动态显示-FPGA is casual with their works, the result is displayed as SEGLED dynamic
<lipengfei> 在 2025-06-24 上传 | 大小:1kb | 下载:0

[VHDL编程i2c

说明:wishbone to avalon 介面 I2C-wishbone to avalon I2C interface
<chang> 在 2025-06-24 上传 | 大小:169kb | 下载:0

[VHDL编程Exp1_Part234

说明:Altera Exp1_Part2,3,4 for DE0
<Ziyad> 在 2025-06-24 上传 | 大小:1kb | 下载:0

[VHDL编程Exp1_Part1

说明:Altera Exp1_Part1,2,3 for DE0
<Ziyad> 在 2025-06-24 上传 | 大小:1kb | 下载:0

[VHDL编程inc_pid

说明:基于FPGA的增量式PID设计方法,Matlab、Simulink, Xilinx Block set-Incremental PID FPGA-based design methodology
<rcu> 在 2025-06-24 上传 | 大小:20kb | 下载:0

[VHDL编程cl_rx

说明:cameralink总线接口代码,用于接收cameralink协议传输的图像数据。从芯片随路时钟域切换到系统时钟域。 做cameralink接口相关的图像采集系统可以参考。其中的ram是lattice工具生产的。-cameralink bus interface code for the image data receiving cameralink protocol transmission. Switching chip clock domains with the way the sys
<hj> 在 2025-06-24 上传 | 大小:3kb | 下载:1

[VHDL编程NIOS2float

说明:NIOS II中计算浮点数乘除法的函数,可以极大地缩短浮点数运算的执行时间。-Floating-point multiplication and division of functions computed NIOS II, can greatly shorten the execution time of floating point operations.
<> 在 2025-06-24 上传 | 大小:4kb | 下载:0

[VHDL编程sequence-detector

说明:3比特的任意二值序列检测器,Quartus 10.0+modelsim 6.5SE联仿真报告形式-3 bits of arbitrary binary sequence detector,simulation with Quartus 10.0+ modelsim 6.5SE,report forms
<dailanfeng> 在 2025-06-24 上传 | 大小:88kb | 下载:0

[VHDL编程Programmable-filter-design

说明:程控滤波器设计,Quartus 10.0+modelsim 6.5SE联仿真报告形式-Programmable filter design,simulation with Quartus 10.0+ modelsim 6.5SE , reports
<dailanfeng> 在 2025-06-24 上传 | 大小:242kb | 下载:0

[VHDL编程Digital-frequency-meter

说明:数字频率计 ,Quartus 10.0+modelsim 6.5SE联仿真报告形式-Digital frequency meter,simulation with Quartus 10.0+ modelsim 6.5SE ,reports。
<dailanfeng> 在 2025-06-24 上传 | 大小:271kb | 下载:0
« 1 2 ... .28 .29 .30 .31 .32 3633.34 .35 .36 .37 .38 ... 4310 »

源码中国 www.ymcn.org