[VHDL编程] lmk04001

说明：spi的配置方式，应用于LMK04001-spi is configured, applied LMK04001
<sushuai> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog-basic

说明：组合逻辑电路的简单介绍和学习以及Verilog语言的基础知识-Combinational logic circuits and learn the basics of a brief and Verilog language
<王洪雨> 在 2025-06-24 上传 | 大小：307kb | 下载：0

[VHDL编程] vhdlcode

说明：mutibit flipflop for combining 50ff s in a single clock
<navaneethan> 在 2025-06-24 上传 | 大小：1.4mb | 下载：0

[VHDL编程] led_canshu

说明：基于Verilog语言的参数法的流水灯设计，持续运行长时间，简单有效。-Verilog language parameter method based on water lights, continue to run for a long time, simple and effective.
<王超> 在 2025-06-24 上传 | 大小：3.17mb | 下载：1

[VHDL编程] led_yiwei

说明：基于Verilog语言的移位法的流水灯设计，持续运行长时间，易于理解。-Verilog language of light water displacement method based on continuous operation for a long time, easy to understand.
<王超> 在 2025-06-24 上传 | 大小：2.93mb | 下载：0

[VHDL编程] CAMA

说明：基于Verilog语言的GPS卫星PRN1的导航伪码的产生，简单易懂，代码简单。-Generates Verilog language PRN1 GPS satellite navigation based on pseudo-code, easy to understand, simple code.
<王超> 在 2025-06-24 上传 | 大小：7.88mb | 下载：0

[VHDL编程] DDS2

说明：基于Verilog语言的正弦波的产生，应用了基于直接数字频率合成器的方法。-Verilog language generated based on the sine wave, the frequency of application of the direct digital synthesizer based methods.
<王超> 在 2025-06-24 上传 | 大小：9.24mb | 下载：0

[VHDL编程] src

说明：实现FPGA上20Mhz频率led灯1s，0.1s以及0.01s跑-Realization on FPGA 20Mhz frequency led lights 1s, 0.1s and 0.01s run
<zs> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Key_Dis---1

说明：实现键盘动态扫描，按键次数在数码管上显示，属于FPGA基础应用程序-Achieve dynamic scanning keyboard, keystrokes on the digital display, is FPGA-based applications
<李勇> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Key_Dis---2

说明：另外一种实现键盘动态扫描的方法2，根据按键的位置显示1-9，属于FPGA基础应用程序-Another way to achieve dynamic scanning keyboard 2, according to the location of the keys show 1-9, belonging to FPGA-based applications
<李勇> 在 2025-06-24 上传 | 大小：3.8mb | 下载：0

[VHDL编程] Seg_Dis---3

说明：三种对FPGA共阴七段数码管显示的动态扫描、静态扫描程序，用按键从1加到-Three of dynamic scanning FPGA digital display, static scanning procedures, using the keys an added 888888
<李勇> 在 2025-06-24 上传 | 大小：4.62mb | 下载：0

[VHDL编程] Clock

说明：FPGA时钟显示程序，可以按照正常的时间，频率可调，数码管显示00-00-00，中间的-可改。只要采用嵌套的循环结构实现-FPGA clock display program, you can follow the normal time, frequency adjustable, digital display 00-00-00, middle- can be changed. As long as the use of a nested loop structure to achieve
<李勇> 在 2025-06-24 上传 | 大小：1.22mb | 下载：0