资源列表
[VHDL编程] SignalTap-II-instruction
说明:对于学习FPGA的同学来说仿真是必不可少的流程 但是仿真的方法signal tap是必须掌握的-For students learning FPGA simulation is an essential process but the simulation method tap signal is a must<Gent Liu> 在 2025-06-22 上传 | 大小:484kb | 下载:0
[VHDL编程] led_water_keyctrl
说明:对于学习FPGA的同学来说按键控制流水灯是必不可少的流程 但是通常将两者配合起来使用是很重要的-It is essential for students to learn the FPGA key control water lamp is the essential process but it is very important to use the combination of the two.<Gent Liu> 在 2025-06-22 上传 | 大小:3.06mb | 下载:0
[VHDL编程] counter_seg_code
说明:对于学习FPGA的同学来说计算器分频是必不可少的流程 但是通常将两者配合起来使用是很重要的-It is essential for students to learn FPGA to divide the calculator, but it is important to use them together.<Gent Liu> 在 2025-06-22 上传 | 大小:3kb | 下载:0
[VHDL编程] sp6ex2
说明:PWM蜂鸣器驱动实例,产生频率为25Hz,占空比为50 的蜂鸣器发声信号;同时详细介绍USB下载线的连接与驱动安装,进行板级的代码在线调试和固化-PWM buzzer driver instance, the frequency of 25Hz, duty cycle of 50 of the buzzer sound signal at the same time the USB download line connection and driver installation, the b<chi> 在 2025-06-22 上传 | 大小:315kb | 下载:0
[VHDL编程] vivado_LED_Flow
说明:本例程使用vivado2014.4工具,利用xilinx Basys3 实验板实现板载流水灯的两种模式控制。-This project uses verilog HDL to realize the the control of 16 leds loaded on Xilinx Basys3 board.<姚罡> 在 2025-06-22 上传 | 大小:628kb | 下载:0
[VHDL编程] SegSimplified
说明:本工程使用verilog HDL和vivado2014集成开发环境实现利用xilinx Basys3开发板上4位数码管显示从0到9999的计数器功能。-This project uses verilog HDL to realise counting 0 to 9999 on the 7-seg LED loaded on Xilinx Basys3 board.<姚罡> 在 2025-06-22 上传 | 大小:1.15mb | 下载:0