[VHDL编程] VHDLdianti

说明：电梯控制 记忆，上升下降停站 超载报警故障.....。-Verilog EDA dianti
<zhu> 在 2025-12-25 上传 | 大小：373kb | 下载：0

[VHDL编程] dianti

说明：更多功能，有文件直接弄到MAX++里运行-Verilog vhdl
<zhu> 在 2025-12-25 上传 | 大小：1.22mb | 下载：0

[VHDL编程] count

说明：用VHDL编写的4、7、40、64、84计数器，可将程序中的具体数字设成任意值。-Using VHDL written 4,7,40,64,84 counter, you can program specific figures set to any value.
<cloudy> 在 2025-12-25 上传 | 大小：2kb | 下载：0

[VHDL编程] write_reg

说明：用VHDL语言编写的写存储器程序，可下载在FPGA中使用-VHDL language used to write memory program can be downloaded in the FPGA using
<cloudy> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] control

说明：用VHDL语言编写的一个控制程序，主要功能是输入码同步，输出字和帧信号-VHDL language using a control program, the main function is to input code synchronization, and fr a me signals output word
<cloudy> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] ram

说明：一个用VHDL语言编写的双端口存储器程序，可下载在FPGA中使用-Written in VHDL language using a dual-port memory program can be downloaded in the FPGA using
<cloudy> 在 2025-12-25 上传 | 大小：4kb | 下载：0

[VHDL编程] FIFO

说明：here is realized simple FIFO stack in vhdl. very simple example, but very helpful.
<vanatka> 在 2025-12-25 上传 | 大小：13kb | 下载：0

[VHDL编程] EthernetUDP

说明：ethernet mac core.this is the etherenet udp application
<suren> 在 2025-12-25 上传 | 大小：144kb | 下载：0

[VHDL编程] 10BASET_TxD

说明：this the code for the 10base txd application-this is the code for the 10base txd application
<suren> 在 2025-12-25 上传 | 大小：3kb | 下载：0

[VHDL编程] 10BASET_RxD

说明：this is 10 base rxd application
<suren> 在 2025-12-25 上传 | 大小：3kb | 下载：0

[VHDL编程] UDP_receiver

说明：this is udp receiver application for sending packets through the ethernet
<suren> 在 2025-12-25 上传 | 大小：12kb | 下载：0

[VHDL编程] rtl

说明：this the generation of 48 pulses implementation in hdl language-this is the generation of 48 pulses implementation in hdl language
<suren> 在 2025-12-25 上传 | 大小：6kb | 下载：0