[VHDL编程] clock_generator

说明：clock generator verilog代码，供大家参考-clock generator verilog code for your reference
<袁科学> 在 2025-12-25 上传 | 大小：160kb | 下载：0

[VHDL编程] data_interleaver

说明：
<袁科学> 在 2025-12-25 上传 | 大小：231kb | 下载：0

[VHDL编程] chap3

说明：一些简单模型的verilog代码，对学习很有帮助-Some simple model of verilog code, very helpful for learning
<袁科学> 在 2025-12-25 上传 | 大小：5kb | 下载：0

[VHDL编程] chap5

说明：一些简单模型的verilog代码，对学习很有帮助-Some simple model of verilog code, very helpful for learning
<袁科学> 在 2025-12-25 上传 | 大小：5kb | 下载：0

[VHDL编程] standard

说明：CPU example from Altera. it is very usefu-CPU example from Altera. it is very usefull
<FPGA> 在 2025-12-25 上传 | 大小：1.57mb | 下载：0

[VHDL编程] ADC0809VHDLcontrol

说明：基于VHDL语言，实现对ADC0809简单控制。 -Based on the VHDL language, to achieve simple control of the ADC0809.
<xiaokun> 在 2025-12-25 上传 | 大小：3kb | 下载：0

[VHDL编程] EDA

说明：EDA数字电子钟课程设计。时钟自动计时，并且将计时数据传送至显示管显示。-EDA digital electronic clock curriculum design. Clock automatic timing, and timing data will be sent to the display tube display.
<xiaokun> 在 2025-12-25 上传 | 大小：5kb | 下载：0

[VHDL编程] 7segmentLED

说明：7段数码管显示源代码。基于VHDL语言，实现对7段数码管显示。-7 segment LED display source code. Based on the VHDL language, achieving seven segment LED display.
<xiaokun> 在 2025-12-25 上传 | 大小：3kb | 下载：0

[VHDL编程] BCD

说明：基于VHDL语言，实现二进制转换为BCD码。-Based on the VHDL language, to achieve a binary code is converted to BCD.
<xiaokun> 在 2025-12-25 上传 | 大小：3kb | 下载：0

[VHDL编程] 4LED

说明：基于VHDL语言，实现对4位数码管显示。-Based on the VHDL language, to realize four digital tube display.
<xiaokun> 在 2025-12-25 上传 | 大小：3kb | 下载：0

[VHDL编程] ethmac_latest

说明：以太网MAC，已经通过测试，详细说明见内README-Ethernet MAC, has been tested in more detail, see README
<tz> 在 2025-12-25 上传 | 大小：912kb | 下载：0

[VHDL编程] 6fifo

说明：入门omnet++,omnet++仿真实验，欢迎大家一起交流。-It is very useful for student who study omnet++.
<刘小玉> 在 2025-12-25 上传 | 大小：475kb | 下载：0