资源列表

« 1 2 ... .39 .40 .41 .42 .43 1044.45 .46 .47 .48 .49 ... 4310 »

[VHDL编程f_provide

说明:提供了一个基于FPGA的一个分频程序,采用VHDL编写,其主要作用是提供了一种分频方法-Provides a one-way FPGA-based program, using VHDL preparation, whose main role is to provide a sub-frequency method
<林昕> 在 2025-06-18 上传 | 大小:240kb | 下载:0

[VHDL编程con2d

说明:基于vhdl语言的2选1的数据选择器的程序-Vhdl language based on data from two selected a program selector
<郭文记> 在 2025-06-18 上传 | 大小:308kb | 下载:0

[VHDL编程count10

说明:基于vhdl语言的10进制的计数器程序,应该有用-Vhdl-based language program for 10 binary counter
<郭文记> 在 2025-06-18 上传 | 大小:318kb | 下载:0

[VHDL编程Viraktamath_Agrawal

说明:matlab code for OFDM signal transmitted over an acoustic channel
<tanish> 在 2025-06-18 上传 | 大小:71kb | 下载:0

[VHDL编程dsa_report

说明:Verilog code for the synthesis of an 8-bit booth multiplier
<tanish> 在 2025-06-18 上传 | 大小:1.1mb | 下载:0

[VHDL编程dsa_code

说明:Verilog code for synthesis of 8-bit booth multiplier
<tanish> 在 2025-06-18 上传 | 大小:4kb | 下载:0

[VHDL编程add_tree_mult

说明:FPGA的vrilog HDL代码,树型乘法器-FPGA-vrilog HDL code, tree multiplier
<魏杰> 在 2025-06-18 上传 | 大小:509kb | 下载:0

[VHDL编程booth_mult

说明:FPGA的vrilog HDL代码,布尔乘法器-FPGA-vrilog HDL code, the Boolean multiplier
<魏杰> 在 2025-06-18 上传 | 大小:528kb | 下载:0

[VHDL编程clk_div

说明:FPGA Vrilog HDL 分频器 输入33MHZ ,输出1KHZ-50HZ-FPGA Vrilog HDL divider input 33MHZ, output 1KHZ-50HZ
<魏杰> 在 2025-06-18 上传 | 大小:4.86mb | 下载:0

[VHDL编程kuopin_vhdl

说明:直接序列扩频的VHDL实现,论文里面提供了较好的源码和方案设计-Direct Sequence Spread Spectrum of the VHDL implementation, research papers which provide a better source and program design
<谢坚> 在 2025-06-18 上传 | 大小:2.7mb | 下载:0

[VHDL编程verilog_k4s643232h_0401

说明:Samsung SDRAM Simulation Verilog
<Seyoung> 在 2025-06-18 上传 | 大小:16kb | 下载:0

[VHDL编程m2

说明:i2c buc controller is a connection oriented protocal and it is a serial bus data communication purpose
<anji> 在 2025-06-18 上传 | 大小:266kb | 下载:0
« 1 2 ... .39 .40 .41 .42 .43 1044.45 .46 .47 .48 .49 ... 4310 »

源码中国 www.ymcn.org