[VHDL编程] VHDLscounter

说明：通过VHDL自行设计的一个秒表共有4个输出显示，分别为、十分之一秒、秒、十秒、分，所以共有4个计数器与之相对应（3个十进制计数器，一个6进制计数器用来对十秒进行计数），整个秒表还需有一个复位信号和一个精确的10HZ时钟信号。-Of a self-designed by VHDL stopwatch showed a total of four outputs, namely, one-tenth of seconds, seconds, ten seconds, minutes, so a to
<zhangmin> 在 2025-12-25 上传 | 大小：323kb | 下载：0

[VHDL编程] DDSTHEORY

说明：详细介绍了DDS原理，文档容易理解，是硬件开发者不错的选择-Details of the DDS principle, the document easy to understand, is a good choice for hardware developers ....
<刘历辉> 在 2025-12-25 上传 | 大小：444kb | 下载：0

[VHDL编程] sdram

说明：SDRAM驱动器，自己项目利用的，已经经过实际验证-sdram controller
<田云钧> 在 2025-12-25 上传 | 大小：4kb | 下载：0

[VHDL编程] logicSythesisBuildGate.pdf

说明：逻辑综合的一些使用tips，做芯片前端的要-Some of the use of logic synthesis, tips, do-chip front-end to have a good look
<舒马赫> 在 2025-12-25 上传 | 大小：627kb | 下载：0

[VHDL编程] FPGA

说明：FPGA的作品，比较正规的veilog代码-FPGA-works, a more formal veilog code
<jiaming> 在 2025-12-25 上传 | 大小：44.69mb | 下载：0

[VHDL编程] VGA

说明：
<一天> 在 2025-12-25 上传 | 大小：1.2mb | 下载：0

[VHDL编程] HDB3

说明：HDB3编码器与译码 HDB3编码器与译码-HDB3 encoder and decoder
<一天> 在 2025-12-25 上传 | 大小：260kb | 下载：0

[VHDL编程] FSK

说明：FSK调制与解调VHDL程序及仿真FSK modulation and demodulation process, and VHDL simulation-FSK modulation and demodulation process, and VHDL simulation
<一天> 在 2025-12-25 上传 | 大小：51kb | 下载：0

[VHDL编程] VHDL_huffman_decoder

说明：This is a Huffman decoder with dynamic Huffcode tables. A Testbench for a jpg file is include.
<PCB> 在 2025-12-25 上传 | 大小：194kb | 下载：0

[VHDL编程] SPORT

说明：Sport vhdl interface for DSP
<stefano> 在 2025-12-25 上传 | 大小：111kb | 下载：0

[VHDL编程] modem1

说明：It is a implementation of FSK, ASK, modulation.
<elpable> 在 2025-12-25 上传 | 大小：9kb | 下载：0

[VHDL编程] q5

说明：what is the output of this small program? ans- this will loop indefinitely. value of i in main() will never exceeds 1.
<jai prakash> 在 2025-12-25 上传 | 大小：51kb | 下载：0