[VHDL编程] ElevatorcontrollerandsimulationwithVHDL

说明：电梯控制器VHDL程序与仿真 功能：6层楼的电梯控制系统。包括原理图及仿真结果。-Elevator controller and simulation of VHDL program features: six-story elevator control system. Including schematics and simulation results.
<Zhu> 在 2025-12-25 上传 | 大小：162kb | 下载：0

[VHDL编程] Organprogramdesignandsimulationwithvhdl

说明：电子琴程序设计与仿真。包括顶层程序与仿真，音阶发生器程序与仿真，数控分频模块程序与仿真，自动演奏模块程序与仿真。-Organ program design and simulation. Including the top-level procedures and simulation, scale generator, procedures and simulation, numerical control program and simulation of frequency module,
<Zhu> 在 2025-12-25 上传 | 大小：51kb | 下载：0

[VHDL编程] Taximeterproceduresandsimulationwithvhdl

说明：出租车计价器VHDL程序与仿真。程序最后包括了程序仿真图和出租计价器程序仿真图。-Taximeter procedures and simulation of VHDL. Finally simulation program includes the program plan and rental pricing program simulation diagram.
<Zhu> 在 2025-12-25 上传 | 大小：87kb | 下载：0

[VHDL编程] uart_rx

说明：Universal Asyncronos Received Transmitter
<preseo> 在 2025-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] mod_m_counter

说明：Frequence Divisor for the Universal Received Transmitter
<preseo> 在 2025-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo

说明：First Input Fisrt Output Register
<preseo> 在 2025-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_tx

说明：Interface for Transmitter UART
<preseo> 在 2025-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_test

说明：Test For The Universal Asynchronos Received and Transmitter
<preseo> 在 2025-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] liangzu

说明：一小段梁祝音乐播放范例的文件，希望对学习verilog的初学者有所帮助。-Butterfly short sample music files, want to learn verilog beginner help.
<kain> 在 2025-12-25 上传 | 大小：430kb | 下载：0

[VHDL编程] CODE

说明：TCD1206图像传感器 VHDL 驱动说明及编程设计-TCD1206 VHDL
<ilmonica> 在 2025-12-25 上传 | 大小：406kb | 下载：0

[VHDL编程] songer

说明：根据给出的乘法器逻辑原理图及其各模块的VHDL描述，学习利用数控分频器设计硬件乐曲演奏电路-According to the logic given multiplier module schematic and its VHDL descr iption, learning to use the numerical design of the hardware musical performances divider circuit
<chen> 在 2025-12-25 上传 | 大小：11kb | 下载：0

[VHDL编程] SRAM_Proj

说明：SRAM 读写VERILOG HDL源码-SRAM read and write VERILOG HDL source code
<杨先生> 在 2025-12-25 上传 | 大小：2.38mb | 下载：0