[VHDL编程] IS64LV6416L

说明：Asynchronous SRAM IS64LV6416L modelsim仿真模型-Asynchronous SRAM IS64LV6416L Verilog model
<veriyc> 在 2025-06-19 上传 | 大小：24kb | 下载：0

[VHDL编程] IS63LV1024L

说明：ISSI SRAM IS63LV1024L 时序仿真模型-Verilog model of IS63LV1024L
<wyc> 在 2025-06-19 上传 | 大小：24kb | 下载：0

[VHDL编程] IS61LV10248

说明：IS61LV10248器件的modelsim 仿真模型-IS61LV10248 Verilog model for modelsim
<wyc> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] mt48lc4m32a2

说明：SDRAM mt48lc4m32 的modelsim门级仿真模型- modelsim gate-level simulation model for SDRAM mt48lc4m32
<wyc> 在 2025-06-19 上传 | 大小：6kb | 下载：0

[VHDL编程] bubble_sort

说明：sort8k example using RECONOS
<FPGACore> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] aes_core_latest-1.tar

说明：Simple AES (Rijndael) balance implementation and trade off size and performance-Simple AES (Rijndael) balance implementation and trade off size and performance
<FPGACore> 在 2025-06-19 上传 | 大小：134kb | 下载：0

[VHDL编程] afficheur

说明：Driver d afficheur de 4 chiffres de sept segments
<wan> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] read_solomon

说明：This project implements a parameterized Reed Solomon decoder for use in OFDM wireless systems.
<FPGACore> 在 2025-06-19 上传 | 大小：7kb | 下载：0

[VHDL编程] cfft

说明：The FFT architecture is pipelined on a rank basis each rank has its own butterfly and ranks are isolated from each other using memory interleavers.-The FFT architecture is pipelined on a rank basis each rank has its own butterfly and ranks
<FPGACore> 在 2025-06-19 上传 | 大小：207kb | 下载：0

[VHDL编程] BasicDES

说明：The BasicDES Cryptography Core is a small, fast implementation of the DES-56 encryption standard.
<FPGACore> 在 2025-06-19 上传 | 大小：26kb | 下载：0

[VHDL编程] GUNMAOJI

说明：全自动伺服驱动压销滚铆plc程序，日本进口的滚铆机原码-PLC
<lgp> 在 2025-06-19 上传 | 大小：14kb | 下载：0

[VHDL编程] Twister_DDR_SDRAM_Board_Manual

说明：Twister DDR EP1C6Q240 FPGA 开发板 原理图，PCB,BOM-Twister Board Documentation Schematics, PCB and BOM Rev. B
<SEED> 在 2025-06-19 上传 | 大小：1.38mb | 下载：0