资源列表

« 1 2 ... .04 .05 .06 .07 .08 1109.10 .11 .12 .13 .14 ... 4310 »

[VHDL编程bluespec-80211atransmitter_latest.tar

说明:This package implements a parameterized baseband hardware logic for an 802.11a Transmitter. This project has since been subsumed by the OFDM baseband project which can also be found on opencores.-This package implements a parameterized baseband har
<chaitanya> 在 2025-06-10 上传 | 大小:259kb | 下载:0

[VHDL编程turbo

说明:turbo的VHDL代码 比较好啊 易后大家多多交流啊-Comparison of the VHDL code for turbo Well you lot of the easy exchange of ah
<秋晨> 在 2025-06-10 上传 | 大小:150kb | 下载:0

[VHDL编程jiyuchuankoujishu

说明:计算机在HDL语言下实现串口技术,UART相关资料-BASIC IN HDL language,chuankou jishu
<tongchao> 在 2025-06-10 上传 | 大小:301kb | 下载:0

[VHDL编程GAFF

说明:伽罗华域GF(q)乘法器设计,完整的源代码。-Galois field GF (q) multiplier design, the complete source code.
<dayu1994> 在 2025-06-10 上传 | 大小:2kb | 下载:0

[VHDL编程sumador

说明:sumer vhdl code for FPGA of Xilinx
<Lowis> 在 2025-06-10 上传 | 大小:1kb | 下载:0

[VHDL编程CORDIC_SINE

说明:xilinx的ISE工程,用CORDIC算法做DDS生成正弦波-xilinx the ISE project to do with the CORDIC algorithm generates sine DDS
<刘伟> 在 2025-06-10 上传 | 大小:13.78mb | 下载:0

[VHDL编程chuzucheVHDL

说明:用VHDL写的出租车计价程序,拥有详细的说明-Taximeter written with VHDL program, has a detailed descr iption of
<刘伟> 在 2025-06-10 上传 | 大小:1kb | 下载:0

[VHDL编程dig_pll

说明:一个简易的数字锁相环,可以产生一个与输入同频同相的输出时钟-A simple digital PLL can generate an input in phase with the same frequency output clock
<刘伟> 在 2025-06-10 上传 | 大小:21kb | 下载:0

[VHDL编程CPU11111

说明:altera提供的sdram ip核例程,简单易懂。采用burst8模式。 -altera provided by the sdram ip core routines, easy to understand. Using burst8 model.
<张寒枫> 在 2025-06-10 上传 | 大小:1kb | 下载:0

[VHDL编程uart

说明:RS232控制分频,实现占空比和频率可以控制的分频器-verilog RS232
<cuiqiang> 在 2025-06-10 上传 | 大小:78kb | 下载:0

[VHDL编程Hex_decoder_7seg

说明:--功能: 十六进制显示译码器 -- a -- +-----+ -- f | | b -- +-----+ <- g -- e | | c -- +-----+ -- d -- --使能端 (EN) : 高电平 --输出端 (data_out) : 低电平-data_out
<晨光> 在 2025-06-10 上传 | 大小:224kb | 下载:0

[VHDL编程square-root

说明:Verilog硬件描述语言能够用软件语言的的方式描述硬件特性,并可用仿真方式完成电路的调试.本文介绍了基于EasyFPGA030的开平方运算器的设计,详细说明了运用verilog语言的设计过程与实现成果。-Verilog hardware descr iption language(HDL)specializes in describing hardware in the way of software language, and complete circuit simulation avai
<stella> 在 2025-06-10 上传 | 大小:884kb | 下载:0
« 1 2 ... .04 .05 .06 .07 .08 1109.10 .11 .12 .13 .14 ... 4310 »

源码中国 www.ymcn.org