[VHDL编程] altera_up_avalon_character_lcd

说明：LCD例程 altera官方Verilog代码 详尽简单实用-LCD routines altera official Verilog code is simple and practical details
<柳春青> 在 2025-06-11 上传 | 大小：368kb | 下载：0

[VHDL编程] led

说明：跑马灯 简单实用很适合初学者 希望对大家有用-Marquee is simple and practical very suitable for beginners want to be useful to everyone
<柳春青> 在 2025-06-11 上传 | 大小：121kb | 下载：0

[VHDL编程] div

说明：二进制除法器，采用移位相减的方法实现，位数可调-The source code of a divider
<shengzc> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog_Essential

说明：Verilog很不错的进阶书!看完后对数字模拟集成电路设计有个深入的认识!-This book is very important for a designer who wants to design a great digital circuits!
<xiaowang> 在 2025-06-11 上传 | 大小：69kb | 下载：0

[VHDL编程] vga

说明：a code to display in VGA using VHDL lang
<yousif> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] div_restore

说明：example about how to creat a dive method by VHDL
<son> 在 2025-06-11 上传 | 大小：3kb | 下载：0

[VHDL编程] czcjfxt

说明：实现计费和显示的功能： （1）费用的计算 （2）里程，即汽车行驶里程 （3）等候时间 （4）费用-To achieve billing and display functions: (1) the cost of computing (2), mileage, or vehicle mileage (3) waiting time (4) Fees
<> 在 2025-06-11 上传 | 大小：517kb | 下载：0

[VHDL编程] ktkzxt

说明：利用有限状态机描述的空调控制系统，温度状态有过高、过低、正好三种状态，控制方式有升温和制冷两种；设计了温度传感装置-The use of finite state machine described in the air-conditioning control systems, temperature conditions are too high, too low, just three states, the control methods are two kinds of heating
<> 在 2025-06-11 上传 | 大小：159kb | 下载：0

[VHDL编程] mms

说明：（1）三位数的电子密码锁，通过输入的数字控制密码锁的开关 （2）开锁期间用户可自行设置密码 （3）输入密码正确开锁 -(1) The three-digit electronic code lock, through the input of the digital control lock switch (2) unlock their own during the user to set a password (3), enter the unlock password is c
<> 在 2025-06-11 上传 | 大小：179kb | 下载：0

[VHDL编程] qdq

说明：（1）用于竞赛强大的四人抢答器 （2）抢答开始后20秒倒计，倒计结束后无人抢答显示超时 （3）能显示抢答台号 （4）系统复位后进入抢答状态，能显示犯规警报-(1) is used to contest a powerful four Responder (2) to answer in 20 seconds after the start of countdown, countdown display time-out after no one to answer in (3) ca
<> 在 2025-06-11 上传 | 大小：686kb | 下载：0

[VHDL编程] ask

说明：设计的一个ask调制器与解调，输入时钟clk，输入开始信号start，输入基带数据信号din及输出已调信号ask-Designed to ask a modulator and demodulator, the input clock clk, enter a start signal start, enter the baseband data signal din and the output modulated signal ask
<> 在 2025-06-11 上传 | 大小：133kb | 下载：0

[VHDL编程] au

说明：基于APB总线的uart控制器，包括源码和vcs脚本-UART controller based on AMBA APB
<Samuel Xu> 在 2025-06-11 上传 | 大小：7kb | 下载：0